[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，用于形成第一型晶体管，其特征在于，包括：

提供基底；

在所述基底上形成栅极结构，所述栅极结构下方的所述基底用于作为沟道区；

在所述栅极结构两侧的所述基底中形成沟槽；

在所述沟槽底部靠近所述沟道区的位置处以及所述沟道区下方的基底中形成掺杂区，所述掺杂区中含有第二型离子，所述第二型离子与第一型晶体管的掺杂离子类型不同；

形成所述掺杂区后，在所述沟槽中形成源漏掺杂层。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，采用离子注入的方式在所述沟槽中靠近栅极结构的位置处掺杂第二型离子，形成掺杂区。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，当所述半导体结构用于形成NMOS时，所述第二型离子注入的工艺参数包括：第二型离子包括：硼、镓和铟中的一种或多种；注入能量为0.5Kev至1.5Kev；

第二型离子的注入剂量为5E12原子每平方厘米至3E13原子每平方厘米，注入方向与所述基底法线的夹角为5度至25度；

当所述半导体结构用于形成PMOS时，所述第二型离子注入的工艺参数包括：第二型离子包括：磷、砷和锑中的一种或多种；注入能量为1Kev至3Kev；第二型离子的注入剂量为5E12原子每平方厘米至3E13原子每平方厘米；注入方向与所述基底法线的夹角为5度至25度。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述掺杂区的步骤还包括：掺杂C和F。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，采用离子注入的方式在所述沟槽中靠近栅极结构的位置处掺杂C和F，形成掺杂区。

6.如权利要求4所述的半导体结构的形成方法，其特征在于，在所述掺杂区中掺杂C的工艺参数包括：注入能量为1Kev至3Kev；离子的注入剂量为1E14原子每平方厘米至5E14原子每平方厘米，注入方向与所述基底法线的夹角为5度至25度；

在所述掺杂区中掺杂F的工艺参数包括：注入能量为2Kev至4Kev；离子的注入剂量为3E14原子每平方厘米至1E15原子每平方厘米，注入方向与所述基底法线的夹角为5度至25度。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述掺杂区后，形成源漏掺杂层前还包括：对所述掺杂区进行退火处理。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述退火处理包括第一退火工艺和第二退火工艺，且第二退火工艺的温度高于第一退火工艺的温度；

第一退火工艺，用于修复晶格缺陷；

第二退火工艺，用于激活离子。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，第一退火工艺的工艺参数包括：退火温度为400℃至600℃；退火时间为10分钟至30分钟。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，采用尖峰退火或者激光退火来进行第二退火工艺。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括衬底以及位于所述衬底上的鳍部；

形成所述沟槽的步骤包括：在所述栅极结构两侧的所述鳍部中形成所述沟槽；

形成所述掺杂区的步骤中，所述掺杂区形成在所述沟槽底部靠近所述沟道区的位置处以及所述沟道区下方的所述鳍部中。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，形成掺杂区的步骤中，所述掺杂区顶面与所述鳍部顶面的距离大于所述鳍部高度的四分之一且小于或等于所述鳍部高度的二分之一。