[发明专利]芯片封装结构及芯片封装方法

说明书

本发明提供一种芯片封装结构及芯片封装方法，芯片封装结构包括：芯片，芯片的背面设有定位槽；基底，基底的上表面上设有定位凸块；芯片键合于基底的上表面上，且定位凸块插设于定位槽内；塑封层，位于基底的上表面上，且将芯片塑封；重新布线层，位于塑封层的上表面，且与芯片电连接；焊球凸块，位于重新布线层的上表面，且与重新布线层电连接。本发明的芯片封装结构中芯片的背面设有定位槽且基底的上表面上设有定位凸块，芯片键合于基底的上表面上，定位槽及定位凸块可以增强芯片键合于基底上表面上的能力，防止键合后的芯片在基底的上表面上移位，从而确保芯片封装结构的性能。

技术领域

本发明涉及半导体封装技术领域，特别是涉及一种芯片封装结构及芯片封装方法。

背景技术

随着对更高功能、更好性能和更高能效的不断需求，以更低的制造成本制造出更小尺寸的封装结构以成为现有技术的追求；扇出型晶圆级封装(Fan-Out Wafer LevelPackage，FOWLP)已成为现有可以满足上述需求的技术之一。

然而，现有的扇出型封装结构在形成塑封层之前是直接将芯片键合到基底的表面，而在形成塑封层及后续工艺时，芯片会在外力的作用下发生移位，从而影响最终形成的封装结构的性能。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片封装结构及芯片封装方法，用于解决现有技术中由于芯片直接键合到基底的表面而存在的容易导致芯片移位，从而影响最终形成的封装结构的性能的问题。

为实现上述目的及其他相关目的，本发明提供一种芯片封装结构，所述芯片封装结构包括：

芯片，所述芯片的背面设有定位槽；

基底，所述基底的上表面上设有定位凸块；所述芯片键合于所述基底的上表面上，且所述定位凸块插设于所述定位槽内；

塑封层，位于所述基底的上表面上，且将所述芯片塑封；

重新布线层，位于所述塑封层的上表面，且与所述芯片电连接；

焊球凸块，位于所述重新布线层的上表面，且与所述重新布线层电连接。

可选地，所述芯片的正面形成有连接焊垫，所述连接焊垫与所述芯片内部的器件结构电连接；所述连接焊垫与所述重新布线层电连接；所述定位槽位于所述芯片的背面。

可选地，所述塑封层的上表面与所述芯片的正面相平齐。

可选地，所述芯片封装结构包括多个所述芯片，多个所述芯片于所述基底的上表面上间隔排布；各所述芯片的背面均形成有多个所述定位槽，所述基底的上表面设有多个所述定位凸块，所述定位凸块与所述定位槽一一对应设置。

可选地，所述定位槽的深度大于等于所述定位凸块的高度。

可选地，所述定位凸块包括：

塑封材料层，位于所述基底的上表面上；

种子层，位于所述塑封材料层的上表面。

可选地，所述重新布线层至少包括：

第一介质层；

金属叠层结构，位于所述第一介质层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接；

所述芯片与所述金属叠层结构相连接，所述焊球凸块与所述金属叠层结构相连接。

可选地，所述芯片封装结构还包括：

牺牲层，位于所述基底的上表面；

第二介质层，位于所述牺牲层的上表面；