[发明专利]写入线电路、浮置数据线电路及其方法

说明书

一种写入线电路包括：电源节点，被配置为承载电源电压电平；参考节点，被配置为承载参考电压电平；第一输入节点，被配置为接收第一数据信号；第二输入节点，被配置为接收第二数据信号；第三输入节点，被配置为接收控制信号；和输出节点。所述写入线电路被配置为响应于所述第一数据信号、所述第二数据信号和所述控制信号而在所述输出节点上输出所述电源电压电平或所述参考电压电平中的一个，或使所述输出节点浮置。本发明的实施例还提供了浮置数据线电路及其方法。

技术领域

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及写入线电路、浮置数据线电路及其方法。

背景技术

存储器阵列通常包括布置为多列和多行的存储单元，其中，多列对应于比特位置并且多行对应于字位置。在这种配置中，在读和写操作期间，在与给定字对应的行位置处通过一条或多条字线激活与给定字相关联的多个存储单元，在与给定字的多位对应的列位置处，通过一条或多条数据线将数据传送到多个存储单元并且传送来自于多个存储单元的数据。

输入-输出(IO)电路用于在读和写操作中传输数据，并且有时在阵列的区段内的多列之间共享该IO电路，其中，通过开关电路可选择每列。在一些情况下，字中的一位或多位通过IO电路屏蔽，使得在写操作期间将数据写入与字相关联的存储单元的子集。

发明内容

根据本发明的一方面，提供了一种写入线电路，包括：电源节点，被配置为承载电源电压电平；参考节点，被配置为承载参考电压电平；第一输入节点，被配置为接收第一数据信号；第二输入节点，被配置为接收第二数据信号；第三输入节点，被配置为接收控制信号；以及输出节点，其中，所述写入线电路被配置为响应于所述第一数据信号、所述第二数据信号和所述控制信号而执行以下的任一个：在所述输出节点上输出所述电源电压电平或所述参考电压电平中的一个，或使所述输出节点浮置。

根据本发明的另一方面，提供了一种浮置数据线的电路，包括：写驱动器，与存储单元阵列的区段耦合，所述写驱动器被配置为在第一输入节点处接收第一数据信号并响应于所述第一数据信号而生成数据线上的写入线信号；以及中断电路，耦合在所述写驱动器和电源节点之间，所述电源节点被配置为承载电源电压电平，其中，所述中断电路被配置为在第二输入节点处接收第二数据信号，并响应于所述第二数据信号而将所述写驱动器与所述电源节点断开。

根据本发明的又一方面，提供了一种浮置数据线的方法，所述方法包括：在与所述数据线、电源节点和参考节点耦合的驱动电路的第一输入节点处接收第一数据信号；在所述驱动电路的第二输入节点处接收第二数据信号；以及响应于所述第一数据信号和所述第二数据信号，使用所述驱动电路将所述数据线与所述电源节点和所述参考节点断开。

附图说明

当结合附图进行阅读时，从下面的详细描述可以最好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以被任意增加或减少。

图1是根据一些实施例的存储电路的示意图。

图2是根据一些实施例的驱动电路的示意图。

图3是根据一些实施例的驱动电路的示意图。

图4是根据一些实施例的预充电电路的示意图。

图5是根据一些实施例的存储电路操作参数图。

图6是根据一些实施例的浮置数据线的方法的流程图。

具体实施方式