[发明专利]一种非易失性存储器及其编程方法

说明书

本发明涉及一种非易失性存储器及其编程方法。该非易失性存储器包括存储单元阵列和控制器。存储单元阵列包括多个存储单元。控制器配置为：对所述多个存储单元施加第一验证信号，且根据所述多个存储单元的阈值电压分布将所述多个存储单元划分为多个子集，其中所述阈值电压分布包括第一区域和第二区域，所述多个存储单元包括位于所述第一区域的第一子集和位于所述第二区域的第二子集；以及对所述多个存储单元的第一子集施加第一编程信号，且对所述多个存储单元的第二子集进行编程抑制，使所述第一子集的至少一部分分布到所述第二区域。

技术领域

本发明涉及半导体器件的技术领域，尤其涉及一种非易失性存储器及其编程方法。

背景技术

半导体存储器可以包括易失性存储器(volatile memory，VM)和非易失性存储器(nonvolatile memory，NVM)。易失性存储器通常可以作为操作系统或其他正在运行程序的临时存储介质，如内存。当电源关闭时，易失性存储器不能保留数据。非易失性存储器则用于存储需长期保留的数据，如硬盘。在突然断电或关闭电源的时候，非易失性存储器仍会保留数据。非易失性存储器的示例包括闪存(Flash memory)、只读存储器ROM或电可擦出可编程只读EEPROM等。

图1是目前NAND闪存所采用的多值存储技术的编程原理示意图。参考图1所示，目前大多采用的多值存储技术包括但不限于MLC(Multi-Level Cell)、TLC(Trinary-LevelCell)、QLC(Quad-Level Cell)等。相应于MLC、TLC、QLC来说，分别表示在一个存储单元(cell)里可以存放2位(2bits)、3位(3bits)、四位(4bits)的数据。通常使用施加给存储单元不同的编程电压，将存储单元编程到不同的阈值电压，以实现不同的数据格式表达。例如，对于MLC技术来说具有四种不同的数据格式，包括11、10、01和00，则需要将存储单元的阈值电压编程到四种不同的状态。编程到存储单元中的数据和阈值电压之间的具体关系取决于针对该存储单元采用的数据编码方案。同理，TLC和QLC技术分别具有8个和16个不同的阈值电压状态。图1中横轴表示不同阈值电压状态，纵轴表示对应于不同阈值电压状态的存储单元的数量。每一个阈值电压状态为一个电压范围，并且在这个电压范围内的存储单元数量呈正态分布。

对于单值存储技术SLC(Single-Level Cell)来说，一个存储单元可用于存储两个阈值电压状态的电荷，并可对应于该两个阈值电压状态对该存储器进行编程或擦除。例如，阈值电压状态为1时表示对该存储器进行擦除操作，为0时表示对该存储器进行编程操作。对于多值存储技术来说，情况就变得复杂了。例如对于MLC技术来说，阈值电压状态为11时对应于擦除，10、01和00则对应于编程。同理，对于TLC技术来说，阈值电压状态为111时对应于擦除，其他则对应于编程。对于QLC技术来说，阈值电压状态为1111时对应于擦除，其他则对应于编程。

在对非易失性存储器执行每次擦除和编程操作之后往往都包括验证的步骤，如图1中的每一个阈值电压状态分布后的直线即表示用于该次擦除和/或编程验证的脉冲。因此，在一个存储器里存放的数据位数越多，对该存储器进行编程和验证的过程会花费更多的时间。

发明内容

本发明所要解决的技术问题是提供一种非易失性存储器及其编程方法，可以减少对该非易失性存储器进行编程验证的次数，从而缩短整体编程时间，提高芯片写入速度。

本发明为解决上述技术问题而采用的技术方案是一种非易失性存储器，包括存储单元阵列和控制器。存储单元阵列包括多个存储单元。控制器配置为：对所述多个存储单元施加第一验证信号，且根据所述多个存储单元的阈值电压分布将所述多个存储单元划分为多个子集，其中所述阈值电压分布包括第一区域和第二区域，所述多个存储单元包括位于所述第一区域的第一子集和位于所述第二区域的第二子集；以及对所述多个存储单元的第一子集施加第一编程信号，且对所述多个存储单元的第二子集进行编程抑制，使所述第一子集的至少一部分分布到所述第二区域。