[发明专利]存储器元件及其制作方法

说明书

本发明公开了一种存储器元件及其制作方法，该存储器元件可以配置来作为立体NAND快闪存储器，包括多个导电条带堆叠结构。这些导电条带堆叠结构包括配置来作为字线的多个中间阶层导电条带，以及配置来作为串列选择线的上方阶层导电条带；多个第一图案化导体设置在多个导电条带堆叠结构上方；多个链接单元，将多个中间阶层导电条带中的多个对应导电条带连接到多个第一图案化导体中的多个第一图案化导体。多个链接单元中的多个链接单元包括多个开关，可以响应上方阶层导电条带中的多个导电条中的信号。

技术领域

本发明是有关一种高密度存储器元件，特别是一种内含多个存储单元阶层的存储器元件，用以排列形成三度空间的立体存储器元件。

背景技术

随着集成电路中元件的关键尺寸缩小到一般存储器技术的极限，设计人员一直在寻求堆叠多阶层存储单元的技术，以实现更大的储存容量，并实现更低的单位位元成本。例如，2006年12月11-13日Lai等人于IEEE Int′l Electron Devices Meeting所发表的论文“A Multi-Layer Stackable Thin-Fihn Transistor(TFT)NAND-Type Flash Memory”，以及2006年12月11-13日Jung等人于IEEE Int′l Electron Devices Meeting所发表的论文“Three Dimensionally Stacked NAND Flash Memory Technology Using StackingSingle Crystal Si Layers on ILD and TANOS Structure for Beyond 30nm Node”，都是将薄膜晶体管技术应用于电荷捕捉存储器的技术。在此通过引用并入的方式，将此文献全文收载于本说明书之中。

现有技术还公开了在电荷捕捉存储器技术中提供垂直NAND存储单元的另一种结构，例如2009年Katsumata等人于2009Symposium on VLSI Technology Digest ofTechnical Papers所发表的论文“Pipe-shaped BiCS Flash Memory with 16StackedLayers and Multi-Level-Cell Operation for Ultra High Density StorageDevices”。通过引用并入的方式，将此文献全文收载于本说明书之中。Katsumata等人所描述的结构，包括垂直NAND栅极，使用硅-硅氧化物-氮化硅-硅氧化物-硅(silicon-oxide-nitride-oxide-silicon，SONOS)电荷捕捉技术在每个栅极/垂直通道界面(interface)形成储存位(storage site)。其中，存储器结构是以一个半导体材料柱(column)为基础，建构来作为NAND栅极的垂直通道，且具有与基材相邻的下方选择栅极(lower select gate)，以及位在顶部的上方选择栅极(upper select gate)。

在一些立体NAND快闪存储器技术中，垂直通道结构可以配置成以行排列的区块(block)。对于每个区块来说，多个水平字线是通过在区块中堆叠与垂直通道结构交叉的多个平面字线层而形成，并在每个平面字线层中形成所谓的栅极环绕式(gate-all-around)存储单元。每个区块还包括串列选择线层和接地选择线层，其与垂直通道交叉，从而形成下方选择栅极和上方选择栅极。位线跨过多个区块连接到垂直通道结构。立体NAND快闪存储器中的阶梯接触结构，具有阶梯形状的外观，可以将字线连接到金属层中的金属线，接着将其连接到字线译码器。

由于堆叠的字线的平面结构，使得它们具有较大的寄生电容。而增加的电容可能导致较高的电阻-电容(Resistance-Capacitance，RC)延迟、较低的工作速度、更高的读/写干扰和更高的功耗。另外，相邻区块中的字线之间存在耦接电容(coupling capacitance)。由于这种耦接，在相邻区块的写入和读取操作期间，时常会发生区块写入干扰。

因此，有需要提供一种用于立体存储器元件的结构，使其在堆叠的字线区块之间具有较小的连接电容。

发明内容