[发明专利]包括穿过栅极堆叠结构的贯穿区域的三维半导体存储器件

说明书

提供了一种包括穿过栅极堆叠结构的贯穿区域的三维半导体存储器件，所述三维半导体存储器件包括：基底；栅极堆叠结构，所述栅极堆叠结构设置在所述基底上，并且包括在与所述基底的顶表面基本垂直的方向上堆叠的栅电极；贯穿区域，所述贯穿区域穿过所述栅极堆叠结构并被所述栅极堆叠结构围绕；以及垂直沟道结构，所述垂直沟道结构穿过所述栅极堆叠结构。所述栅电极中的最下面的栅电极彼此间隔开，并且至少一个所述最下面的栅电极的一部分具有朝向所述贯穿区域弯曲的形状。

相关申请的交叉引用

本申请要求于2018年6月22日在韩国知识产权局提交的韩国专利申请No.10-2018-0072302的优先权，该韩国专利申请的全部公开内容以引用的方式合并于本申请中。

技术领域

本发明构思的示例性实施例涉及一种半导体器件，更具体地，涉及一种包括穿过栅极堆叠结构的贯穿区域的三维半导体存储器件。

背景技术

包括堆叠在半导体衬底上的栅电极的半导体器件正在开发中。增加堆叠的栅电极的数目来提高半导体器件的集成度。随着堆叠的栅电极的数目逐渐增加，当将栅电极连接到外围电路时，可能会出现缺陷。

发明内容

根据本发明够构思的示例性实施例，一种三维半导体存储器件，包括：基底；栅极堆叠结构，所述栅极堆叠结构设置在所述基底上，并且包括在与所述基底的顶表面基本垂直的方向上堆叠并且彼此间隔开的栅电极；贯穿区域，所述贯穿区域穿过所述栅极堆叠结构并被所述栅极堆叠结构围绕；以及垂直沟道结构，所述垂直沟道结构穿过所述栅极堆叠结构。所述栅电极中的最下面的栅电极在与所述基底的所述顶表面平行的第一方向上彼此间隔开，并且至少一个所述最下面的栅电极的一部分具有朝向所述贯穿区域弯曲的形状。

根据本发明构思的示例性实施例，一种三维半导体存储器件，包括：基底；存储单元阵列区域，所述存储单元阵列区域设置在所述基底上；第一内阶梯区域和第二内阶梯区域，所述第一内阶梯区域和所述第二内阶梯区域设置在所述存储单元阵列区域之间；桥接区域，所述桥接区域设置在所述第一内阶梯区域与所述第二内阶梯区域之间；栅极堆叠结构，所述栅极堆叠结构包括堆叠在所述存储单元阵列区域中并沿平行于所述基底的顶表面的第一方向延伸到所述第一内阶梯区域和所述第二内阶梯区域的字线，以及设置在所述字线下方的下部选择线；以及贯穿区域，所述贯穿区域在所述桥接区域中穿过所述栅极堆叠结构。所述字线分别从所述存储单元阵列区域延伸到所述桥接区域并在所述桥接区域中彼此连接，所述下部选择线在所述桥接区域中彼此间隔开，并且至少一个所述下部选择线的一部分包括折向第二方向并且在所述第二方向上延伸的延伸部分，所述第二方向与所述第一方向相交并且与所述基底的所述顶表面平行。

根据本发明构思的示例性实施例，一种三维半导体存储器件，包括：基底；堆叠在所述基底上的第一栅极堆叠结构和第二栅极堆叠结构；贯穿区域，所述贯穿区域被所述第一栅极堆叠结构和所述第二栅极堆叠结构围绕，并且穿过所述第一栅极堆叠结构和所述第二栅极堆叠结构，以及垂直沟道结构，所述垂直沟道结构穿过所述第一栅极堆叠结构和所述第二栅极堆叠结构。所述第一栅极堆叠结构和所述第二栅极堆叠结构包括沿平行于所述基底的顶表面的第一方向延伸的字线，所述第一栅极堆叠结构还包括设置在所述字线下方的下部选择线，并且至少一个所述下部选择线的一部分包括折向所述贯穿区域并且在第二方向上延伸的延伸部分，所述第二方向不同于所述第一方向且平行于所述基底的所述顶表面。在所述延伸部分上设置下部接触焊盘。

附图说明

通过参考附图详细描述本发明构思的示例性实施例，本发明构思的上述以及其它特征将变得更加明显，在附图中：

图1是示出根据本发明构思的示例性实施例的三维半导体存储器件的示意性框图；

图2是示出根据本发明构思的示例性实施例的三维半导体存储器件的存储单元阵列区域的电路图；

图3是示出根据本发明构思的示例性实施例的三维半导体存储器件的俯视图；