[发明专利]包括穿过栅极堆叠结构的贯穿区域的三维半导体存储器件

权利要求书

1.一种三维半导体存储器件，所述三维半导体存储器件包括：

基底；

栅极堆叠结构，所述栅极堆叠结构设置在所述基底上，并且包括在与所述基底的顶表面基本垂直的方向上堆叠并且彼此间隔开的栅电极；

贯穿区域，所述贯穿区域穿过所述栅极堆叠结构并被所述栅极堆叠结构围绕；以及

垂直沟道结构，所述垂直沟道结构穿过所述栅极堆叠结构，

其中，所述栅电极中的最下面的栅电极在与所述基底的所述顶表面平行的第一方向上彼此间隔开，并且至少一个所述最下面的栅电极的一部分具有朝向所述贯穿区域弯曲的形状。

2.根据权利要求1所述的三维半导体存储器件，还包括主隔离结构，所述主隔离结构在所述第一方向上延伸，同时穿过所述栅极堆叠结构，

其中，所述贯穿区域设置在所述主隔离结构之间。

3.根据权利要求2所述的三维半导体存储器件，还包括多个辅助隔离结构，所述多个辅助隔离结构穿过所述栅极堆叠结构、设置在所述主隔离结构之间并具有在所述第一方向上彼此间隔开的多个部分，

其中，所述多个辅助隔离结构的所述多个部分中的第一部分还包括在与所述第一方向相交并且与所述基底的所述顶表面平行的第二方向上延伸的延伸部分。

4.根据权利要求1所述的三维半导体存储器件，其中，所述栅极堆叠结构包括第一栅极堆叠结构和堆叠在所述第一栅极堆叠结构上的第二栅极堆叠结构，

所述第一栅极堆叠结构包括与所述贯穿区域相邻并且被布置为具有阶梯形状的第一接触焊盘，

所述第二栅极堆叠结构包括与所述贯穿区域相邻并且被布置为具有阶梯形状的第二接触焊盘，并且

在所述三维半导体存储器件的俯视图中，所述第二接触焊盘中的至少一部分第二接触焊盘在所述贯穿区域的一侧与所述第一接触焊盘交叠。

5.根据权利要求4所述的三维半导体存储器件，其中，所述垂直沟道结构包括穿过所述第一栅极堆叠结构的第一垂直沟道结构和穿过所述第二栅极堆叠结构的第二垂直沟道结构，并且

所述第一垂直沟道结构和所述第二垂直沟道结构均包括沟道半导体层。

6.根据权利要求4所述的三维半导体存储器件，还包括连接到所述栅电极的栅极接触插塞，

其中，第一多个所述栅极接触插塞设置在所述第二接触焊盘上，第二多个所述栅极接触插塞设置在不与所述第二接触焊盘交叠的所述第一接触焊盘上。

7.根据权利要求6所述的三维半导体存储器件，还包括：

外围接触插塞，所述外围接触插塞电连接到位于所述基底下方的外围电路，同时穿过所述贯穿区域；以及

连接布线，所述连接布线电连接所述栅极接触插塞和所述外围接触插塞。

8.一种三维半导体存储器件，所述三维半导体存储器件包括：

基底；

存储单元阵列区域，所述存储单元阵列区域设置在所述基底上；

第一内阶梯区域和第二内阶梯区域，所述第一内阶梯区域和所述第二内阶梯区域设置在所述存储单元阵列区域之间；

桥接区域，所述桥接区域设置在所述第一内阶梯区域与所述第二内阶梯区域之间；

栅极堆叠结构，所述栅极堆叠结构包括堆叠在所述存储单元阵列区域中并沿平行于所述基底的顶表面的第一方向延伸到所述第一内阶梯区域和所述第二内阶梯区域的字线，以及设置在所述字线下方的下部选择线；以及

贯穿区域，所述贯穿区域在所述桥接区域中穿过所述栅极堆叠结构，

其中，所述字线分别从所述存储单元阵列区域延伸到所述桥接区域并在所述桥接区域中连接，所述下部选择线在所述桥接区域中彼此间隔开，并且至少一个所述下部选择线的一部分包括折向第二方向并且在所述第二方向上延伸的延伸部分，所述第二方向与所述第一方向相交并且与所述基底的所述顶表面平行。

9.根据权利要求8所述的三维半导体存储器件，其中，设置在所述第二内阶梯区域中的所述栅极堆叠结构在所述第一方向上的长度小于设置在所述第一内阶梯区域中的所述栅极堆叠结构在所述第一方向上的长度。