[发明专利]多维管芯系统中的可编程逻辑器件的可编程逻辑结构可访问的嵌入式片上网络

说明书

本发明公开了一种集成电路器件，其可以包括设置于第一集成电路管芯上的可编程逻辑结构，使得可编程逻辑结构可以包括可编程逻辑结构的第一区域和可编程逻辑结构的第二区域。所述可编程逻辑结构的第一区域被配置为利用对第一组数据进行操作的电路设计被编程。所述集成电路还可以包括设置于第二集成电路管芯上的片上网络(NOC)电路，使得NOC电路被配置为在第一集成电路管芯和第二集成电路管芯之间传送数据。

背景技术

本公开涉及使用可编程逻辑器件的可编程逻辑结构访问设置于多维管芯系统的一个管芯中的片上网络(NOC)。

本部分旨在向读者介绍可能与在下文中描述和/或主张保护的本公开的各个方面相关的技术的各个方面。认为这种论述有助于为读者提供背景信息以便于更好地理解本公开的各个方面。因此，可以理解，这些陈述要在这个意义上来阅读，而不能被看作对现有技术的承认。

可编程逻辑器件是能够被编程为执行宽范围的各种操作的一类集成电路。可编程逻辑器件可以包括由称为配置随机存取存储器(CRAM)的一种形式的存储器编程的可编程逻辑元件。于是，为了将电路设计编程到可编程逻辑器件中，可以将该电路设计编译成比特流并编程到CRAM单元中。编程到CRAM单元中的值定义了可编程逻辑器件的可编程逻辑元件的操作。

可编程逻辑器件的高度灵活属性使得它们极其适合于加快很多计算任务。于是，可编程逻辑器件越来越多地被用作加速器，以用于机器学习、视频处理、语音识别、图像识别和很多其它高度专业化的任务，尤其是在处理器上运行的软件中的过慢或效率很低的那些任务。片上网络电路可以由可编程逻辑器件用于在整个可编程逻辑器件上传送数据。

附图说明

在阅读以下具体实施方式并参考附图时，可以更好地理解本公开的各个方面，在附图中：

图1是根据实施例的利用电路设计编程的可编程逻辑器件的框图；

图2是根据实施例的包括可编程逻辑器件的封装的框图，其中结构管芯与基础管芯垂直堆叠；

图3是根据实施例的可编程逻辑器件的示例性逻辑布置的框图；

图4是根据实施例的示出了可编程逻辑器件的包含可编程逻辑结构的结构管芯、以及可编程逻辑器件的包含操作可编程逻辑结构的主要非结构电路的基础管芯的框图；

图5是根据实施例的结构管芯的示例性拓扑的框图；

图6是根据实施例的具有嵌入式片上网络NOC的基础管芯的示例性拓扑的框图；

图7是根据实施例的具有嵌入式片上网络NOC的不同配置的基础管芯的示例性拓扑的框图；

图8是根据实施例的具有与区段对准存储器集成在一起的嵌入式片上网络NOC的基础管芯的示例性拓扑的框图；

图9是根据实施例的区段对准存储器的示意性框图，该存储器具有基础管芯的嵌入式片上网络(NOC)电路，其可以支持快速配置和/或用于结构管芯的对应区段的高速缓存。

图10是根据实施例的结构管芯的用于与区段对准存储器和基础管芯的嵌入式NOC电路接口连接的接口的框图；

图11是根据实施例的可以通过使用区段控制器的可编程逻辑结构来促进访问基础管芯的嵌入式NOC电路的电路的框图；

图12是根据实施例的可以使用区段控制器和用于流水线化的存储器管理器来促进访问基础管芯的嵌入式NOC电路的电路的框图；

图13是根据实施例的示出了使用图11的电路、通过区段控制器从配置存储器向嵌入式NOC电路传输数据的示例的框图；

图14是根据实施例的用于使用图11的电路、通过可编程逻辑结构的区段控制器从配置存储器向嵌入式NOC电路传输数据的方法的流程图；