[发明专利]封装结构

说明书

本公开关于一种封装结构，包括一半导体元件、一第一模塑料、一通孔、一第一介电层和一第二介电层、至少一个重布线、以及一第二模塑料。该第一模塑料与该半导体元件的一侧壁接触。该通孔形成在该第一模塑料内并且电连接到半导体元件。该第一介电层和该第二介电层形成在该半导体元件的一上侧和一下侧。该至少一个重布线形成在该第一介电层内并且电连接到该半导体元件和该通孔。该第二模塑料与该第一介电层的一侧壁接触。该至少一个重布线包括一静电放电保护特征或一金属‑绝缘体‑金属特征。

技术领域

本公开主张2018年12月7日申请的美国临时申请(62/776,544)及2019 年3月7日申请的美国正式申请(16/295,397)的优先权及益处，该美国临时申请及该美国正式申请的内容以全文引用的方式并入本文中。

背景技术

半导体工业通过不断减小最小特征尺寸继续改善各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多元件设计在给定的区域中。在某些应用中，这些较小的电子元件也配置有较小的封装。一些较小类型的半导体封装包括四方封装(QFP)、针栅阵列(PGA)、球栅阵列(BGA)、覆晶(FC)、三维集成电路(3DIC)、晶圆级封装(WLP)、铜柱凸块(BOT)封装和堆叠式封装层叠(PoP)结构。

一些电子电路可能会曝露在过电压或欠电压的条件下。过电压或欠电压条件可包括例如由物体或人向电子系统的电荷突然释放引起的静电放电 (ESD)事件。

此过电压或欠电压条件会损坏电子电路或对电路的操作产生不利的影响。当前已经开发了各种保护电路以保护电子电路免受过电压或欠电压条件的影响。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开提供一种封装结构，包括一半导体元件、一第一模塑料、一通孔、一第一介电层和一第二介电层、至少一个重布线、以及一第二模塑料。该第一模塑料与该半导体元件的一侧壁接触。该通孔形成在该第一模塑料内并且电连接到半导体元件。该第一介电层和该第二介电层形成在该半导体元件的一上侧和一下侧。该至少一个重布线形成在该第一介电层内并且电连接到该半导体元件和该通孔。该第二模塑料与该第一介电层的一侧壁接触。该至少一个重布线包括一静电放电(electrical static discharge，ESD) 保护特征或一金属-绝缘体-金属(metal-insulator-metal，MIM)特征。

在一些实施例中，该至少一个重布线包括该ESD保护特征，并且该ESD 保护特征是一ESD保护层。

在一些实施例中，该ESD保护层设置在该第一介电层内。

在一些实施例中，该ESD保护层与该至少一个重布线绝缘。

在一些实施例中，该至少一个重布线、该通孔和该半导体元件被该ESD 保护层围绕。

在一些实施例中，该ESD保护层的一顶视图实质上是矩形。

在一些实施例中，该矩形ESD保护层的至少一个侧面是波浪形。

在一些实施例中，该ESD保护层形成在该至少一个重布线的下方并且与该至少一个重布线间隔开。

在一些实施例中，该ESD保护层位于该通孔和该半导体元件的该侧壁之间。

在一些实施例中，该ESD保护层与该至少一个重布线绝缘。

在一些实施例中，该ESD保护层夹在该第一模塑料和该第一介电层之间。

在一些实施例中，该半导体元件和部分的该至少一个重布线被该ESD 保护层围绕。

在一些实施例中，该ESD保护层的一顶视图实质上是矩形。