[发明专利]高速数据同步电路及数据同步方法

说明书

本发明公开了一种高速数据同步电路及数据同步方法，其中，同步电路包括：利用模拟电路实现串行传输转并行传输的串并转换电路；连接所述串并转换电路，并利用数字电路实现数据和时钟相位调整的相位调整电路。在不动态调整时钟延迟单元的条件下，通过增加和减少数据端延迟单元，来计算数据的最终延迟单元，实现数据与时钟的良好相位，用很小的延迟解决了MIPI RX高速数据的同步问题。

技术领域

本发明涉及数据同步技术领域。

背景技术

MIPI(移动行业处理器接口)作为一种高速接口，当数据频率超过1.5Gbps，MIPI协议要求能有数据和时钟相位差的调整。现有高速数据的同步技术一般都是通过分别调整数据和时钟的延迟单元的方式来实现，当调整时钟延迟单元的时候，内部电路就需要有一个不跟随时钟延迟单元的时钟，用来作为内部时序逻辑的运行。这样就增加了时钟复杂程度。

发明内容

本发明的目的在于克服现有技术的缺陷而提供高速数据同步电路以及相应的数据同步方法，用很小的延迟解决了MIPI RX(接收器)高速数据的同步问题。

实现上述目的的技术方案是：

本发明的高速数据同步电路，包括：

利用模拟电路实现串行传输转并行传输的串并转换电路；以及

连接所述串并转换电路，并利用数字电路实现数据和时钟相位调整的相位调整电路；

其中，所述相位调整电路设置有：

用于将可调的数据延迟的数值传输给所述串并转换电路的数据延迟输出端；以及

用于将固定的时钟延迟的数值传输给所述串并转换电路的时钟延迟输出端。

优选的，所述串并转换电路设置有：

时钟的差分输入端；

数据的差分输入端；

用于将差分输入时钟的8分频时钟输出至所述相位调整电路的8分频时钟输出端；以及

用于将串转并信号输出至所述相位调整电路的串转并信号输出端。

本发明的如上述高速数据同步电路的数据同步方法，包括：

把数据延迟输出端和时钟延迟输出端输出的数值均设置到中间值7'h40，

保存当前的串转并信号输出端输出的串转并信号的值；

从中间值7'h40开始，不断增加数据延迟输出端输出的值，当串转并信号的值从保存的值开始变化时，保存此时数据延迟输出端输出的值所增加的值为Tac；

从中间值7'h40开始，不断减少数据延迟输出端输出的值，当串转并信号的值从保存的值开始变化时，保存此时数据延迟输出端输出的值所减少的值为Tbd；

当Tac>＝Tbd,设置：数据延迟输出端输出的值＝7'h40-(Tac-Tbd)/2；

当Tac<Tbd，设置：数据延迟输出端输出的值＝7'h40+(Tbd-Tac)/2。

本发明的有益效果是：本发明通过固定时钟延迟单元，以及增加与减少数据延迟单元的方式来找到一个理想的相位，来保证数据到时钟的建立时间和保持时间，这样，就用很小的延迟解决了MIPI RX高速数据的同步问题。

附图说明

图1是本发明的高速数据同步电路的示意图；

图2是本发明中内部数据采样点处数据DATA和时钟CLK之间的关系示意图；

图3是本发明中DLL_DATA_NUM增加的值和减少的值的示意图。