[发明专利]封装的半导体器件

权利要求书

1.一种封装的半导体器件，其包括：

多层塑封的互连衬底即MIS，其具有信号层和底部金属层，所述信号层包括用于在具有通孔的介电层上的第一通道的第一迹线和第二迹线以及用于在具有通孔的所述介电层上的第二通道的第一迹线和第二迹线，并且所述介电层下面的所述底部金属层用于提供接地回波路径，所述信号层包括接触焊盘，其中所述第一通道和所述第二通道的所述第一迹线和所述第二迹线包括变窄的迹线区域，以及所述底部金属层包括含有多个接地切割区域的图案化层；

串联在所述第一通道的所述第一迹线和所述第二迹线内的第一直流阻隔电容器即DC阻隔电容器和第二DC阻隔电容器，用于提供交流耦合即AC耦合，所述第一DC阻隔电容器和所述第二DC阻隔电容器各自在所述接地切割中的一个上具有一个极板；

串联在所述第二通道的所述第一迹线和所述第二迹线内的第三DC阻隔电容器和第四DC阻隔电容器，用于提供AC耦合，所述第三DC阻隔电容器和所述第四DC阻隔电容器各自在所述接地切割中的一个上方具有一个极板，并且

集成电路即IC，其包括：第一差分输入通道，其经耦合以接收来自所述第一DC阻隔电容器和所述第二DC阻隔电容器的输出；以及至少第二差分输入通道，其经耦合以接收所述第三DC阻隔电容器和所述第四DC阻隔电容器的输出，其中其上的凸块阵列倒装芯片安装到所述接触焊盘，以提供第一差分输出信号和第二差分输出信号。

2.根据权利要求1所述的封装的半导体器件，其中，与所述信号层上的其他迹线的宽度相比，所述变窄的迹线区域至少变窄20％。

3.根据权利要求1所述的封装的半导体器件，其中，与所述信号层上的其他迹线的宽度相比，所述变窄的迹线区域至少变窄40％。

4.根据权利要求1所述的封装的半导体器件，其中，所述凸块阵列包括铜柱，所述铜柱在其上具有焊料凸块。

5.根据权利要求1所述的封装的半导体器件，其还包括印刷电路板即PCB和位于所述底部金属层和所述PCB之间的焊料图案，以及为所述封装的半导体器件提供包封的塑封料。

6.根据权利要求1所述的封装的半导体器件，其中，所述IC包括通信器件，所述通信器件包括含有解码器的接收器和包括编码器的发射器。

7.根据权利要求1所述的封装的半导体器件，其中，所述第一DC阻隔电容器、所述第二DC阻隔电容器、所述第三DC阻隔电容器和所述第四DC阻隔电容器的电容为0.05μF至2μF。

8.根据权利要求1所述的封装的半导体器件，其中，所述变窄的迹线区域位于接近所述DC阻隔电容器的所述极板的第一接地切割上方，所述DC阻隔电容器的所述极板在所述第一接地切割上方。

9.根据权利要求1所述的封装的半导体器件，其中，所述介电层包括复合材料，所述复合材料包括环氧树脂。