[发明专利]闪存存储器的制备方法有效

专利信息
申请号: 201910419501.6 申请日: 2019-05-20
公开(公告)号: CN111968984B 公开(公告)日: 2023-07-11
发明(设计)人: 马凤麟;于绍欣 申请(专利权)人: 无锡华润微电子有限公司
主分类号: H10B41/35 分类号: H10B41/35;H10B41/41;H10B41/42
代理公司: 华进联合专利商标代理有限公司 44224 代理人: 熊文杰;邓云鹏
地址: 214135 江苏省无锡*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 闪存 存储器 制备 方法
【权利要求书】:

1.一种闪存存储器的制备方法,其特征在于,包括以下步骤:

提供半导体衬底,所述半导体衬底上定义有存储区,所述存储区包括若干存储单元区、若干源接触孔区以及若干浅沟槽区;

在所述半导体衬底上依次沉积第一介质层和第一多晶硅层,刻蚀所述第一多晶硅层,以去除部分所述浅沟槽区上方的第一多晶硅层,并保留覆盖所述源接触孔区上方的第一多晶硅层;

依次沉积第二介质层和第二多晶硅层,刻蚀所述第二多晶硅层、所述第二介质层和所述第一多晶硅层,以在所述存储单元区形成存储单元结构,并去除所述源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层。

2.根据权利要求1所述的方法,其特征在于,所述浅沟槽区包括选择管栅接触孔区,所述去除部分所述浅沟槽区上方的第一多晶硅层,包括:

去除所述选择管栅接触孔区外所述浅沟槽区上方的第一多晶硅层。

3.根据权利要求2所述的方法,其特征在于,所述刻蚀所述第二多晶硅层、所述第二介质层和所述第一多晶硅层,包括:

先只刻蚀所述第二多晶硅层,以去除所述选择管栅接触孔区上方的第二多晶硅层;

再同时刻蚀所述第二多晶硅层、所述第二介质层和所述第一多晶硅层,以在所述存储单元区形成存储单元结构,并去除所述源接触孔区上方的第一多晶硅层、第二介质层和第二多晶硅层。

4.根据权利要求1-3中任一项所述的方法,其特征在于,所述存储单元结构包括相连的选择管和控制管,所述选择管的栅和所述控制管的栅均包括依次层叠的所述第一多晶硅层、所述第二介质层和所述第二多晶硅层,所述选择管的源、漏以及所述控制管的源、漏上方的第一多晶硅层、第二介质层和第二多晶硅层均去除,且所述选择管的漏作为所述存储单元结构的第一引出端,所述选择管的源和所述控制管的漏直接相连,所述控制管的源作为所述存储单元结构的第二引出端。

5.根据权利要求1所述的方法,其特征在于,所述的方法还包括:在所述源接触孔区对应的有源区内形成源接触孔,且所述有源区跨出所述源接触孔的距离取值范围为0.01μm~0.1μm。

6.根据权利要求5所述的方法,其特征在于,所述源接触孔区上方的第一多晶硅层跨出所述有源区的距离取值范围为0.01μm~0.1μm。

7.根据权利要求5所述的方法,其特征在于,所述源接触孔为方形,所述源接触孔的长度和宽度的取值范围为0.15μm~0.25μm。

8.根据权利要求4所述的方法,其特征在于,在所述存储单元结构形成后,相邻两个第一多晶硅层之间的最小间距取值范围为0.15μm~0.25μm。

9.根据权利要求4所述的方法,其特征在于,在所述存储单元结构形成后,所述第一多晶硅层的最小宽度取值范围为0.15μm~0.25μm。

10.根据权利要求1所述的方法,其特征在于,所述第一介质层包括第一氧化层,所述第二介质层包括依次层叠的第二氧化层、氮化层和第三氧化层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡华润微电子有限公司,未经无锡华润微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910419501.6/1.html,转载请声明来源钻瓜专利网。

同类专利
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top