[发明专利]掩模材料的区域选择性沉积

说明书

在第一方面中，本发明涉及在半导体结构中形成腔(800)的方法，所述方法包括以下步骤：a.提供一种半导体结构，所述半导体结构包括：i.半导体基材(100)，ii.在半导体基材(100)上的一组线结构(300)，各线结构(300)具有顶表面和侧壁，所述线结构(300)通过其间的沟槽(400)隔开，以及iii.含氧介电材料(410)，其至少部分填充了线结构(300)之间的沟槽(400)，其中，至少一个线结构(300)的顶表面至少部分暴露，并且其中，顶表面的暴露部分包含无氧介电材料(320,330)；b.使TaSix层(700)相对于含氧介电材料(410)选择性形成于无氧介电材料(320,330)上；c.通过相对于TaSix(700)选择性去除至少部分含氧介电材料(410)来形成腔(800)。

技术领域

本发明涉及在半导体结构中形成腔，特别是涉及基于掩模材料的区域选择性沉积形成该腔。

发明背景

在半导体器件[例如，场效应晶体管(FET)]的制造中，经常需要形成腔，所述腔相对较窄，但是具有相对高的深度/宽度纵横比。随着这些半导体器件尺寸缩小而继续发展，形成该腔的要求越来越高。实际上，尺寸缩小通常不仅需要使腔变窄，而且腔周围的元件的尺寸通常也必须减小。

例如，在制造FET时源极/漏极接触部的全自对准接触部图案中，需要通过使用更小的间隔来使栅极间距的尺寸减小。然而在栅极结构之间的间隔获得足够的纵横比而不会过度蚀刻到栅极塞或侧壁间隔中就变成非要克服的大问题了。

US6573602B2公开了一种形成自对准接触的方法。为了形成自对准接触的腔，所述方法使用六个不同的绝缘层，其中两个是用作蚀刻阻挡物的氮化物层。可以认为两个氮化物绝缘层共同形成了双间隔。然而，该多个绝缘层导致相对较厚的间隔区，因此，妨碍了紧密的栅极间隔。

因此，本领域仍然需要解决上述问题中的一些或所有上述问题的方法。

发明内容

本发明的一个目的是提供用于在半导体结构中形成腔的良好方法以及相关中间体。该目的通过本发明所述的方法和中间体结构来实现。

本发明实施方式的一个优点在于在制造腔时可以实现高蚀刻选择性。

本发明实施方式的一个优点在于可以制造具有高纵横比的腔(例如，与腔的宽度相比相对较深的腔。)

本发明实施方式的一个优点在于可以制造腔，同时使对结构周围元件(例如，限定腔的侧壁)的破坏最小化。

本发明实施方式的一个优点在于腔的形成可以集成到不同类型半导体结构(包括半导体器件，例如，晶体管)的制造过程中。

本发明实施方式的一个优点在于可以在尺寸显著减小的半导体结构中完成腔的形成，例如，对应于7nm技术节点、5nm技术节点或者甚至更低的那些半导体结构。本发明实施方式的另一优点在于它们与半导体结构中不同元件(例如栅极结构)之间的紧密间距兼容。

本发明实施方式的优点在于可以以相对简单且经济的方式形成腔。

本发明实施方式的一个优点在于所述方法中的中间步骤可以同时使得能够形成非金属硬掩模。本发明实施方式的另一优点在于非金属硬掩模避免了在半导体结构中引入金属污染物。

在第一方面中，本发明涉及在半导体结构中形成腔的方法，所述方法包括以下步骤：

a.提供一种半导体结构，所述半导体结构包括：

i.半导体基材，

ii.在半导体基材上的一组线结构，各线结构具有顶表面和侧壁，所述线结构通过其间的沟槽隔开，以及

iii.含氧介电材料，其至少部分填充线结构之间的沟槽，

其中，至少一个线结构的顶表面至少部分暴露，并且