[发明专利]虚拟测试方法、装置、设备及存储介质

说明书

本发明实施例公开了一种虚拟测试方法、装置、设备和存储介质，该方法包括设置当前测试模式为虚拟测试模式，在所述虚拟测试模式中，通过虚拟测试寄存器接管和测试关联的控制信号；通过所述虚拟测试寄存器生成传输时钟，进行测试链路装载；当测试链路装载完毕后，通过所述虚拟测试寄存器生成捕获时钟，进行测试结果的捕获，本方案提高了芯片测试效率，节约了硬件资源。

技术领域

本发明实施例涉及计算机技术，尤其涉及一种虚拟测试方法、装置、设备及存储介质。

背景技术

当前SOC（System on Chip，片上系统）芯片通常由数十个嵌入式相同的内核组成，根据应用程序的不同SOC还可以包括多个复制的高速物理体用于模具和外部存储、内存之间的通信。

随着芯片的规模逐渐扩大，用于测试的扫描通道的总数大大超过了可复用作扫描通道的功能性GPIO的数量。现有技术中，通常的方法是增加专用的ATPG使用的管脚，但是会额外增加芯片面积以及包装成本，而且随着2.5D和3D的封装开发这种专属测试引脚的设计困难度越来越高。

发明内容

本发明实施例提供一种虚拟测试方法、装置、设备及存储介质，提高了芯片测试效率，节约了硬件资源。

第一方面，本发明实施例提供了一种虚拟测试方法，该方法包括：

设置当前测试模式为虚拟测试模式，在所述虚拟测试模式中，通过虚拟测试寄存器接管和测试关联的控制信号；

通过所述虚拟测试寄存器生成传输时钟，进行测试链路装载；

当测试链路装载完毕后，通过所述虚拟测试寄存器生成捕获时钟，进行测试结果的捕获。

第二方面，本发明实施例还提供了一种虚拟测试装置，该装置包括：

模式设置模块，用于设置当前测试模式为虚拟测试模式，在所述虚拟测试模式中，通过虚拟测试寄存器接管和测试关联的控制信号；

传输时钟控制模块，用于通过所述虚拟测试寄存器生成传输时钟，进行测试链路装载；

捕获时钟控制模块，用于当测试链路装载完毕后，通过所述虚拟测试寄存器生成捕获时钟，进行测试结果的捕获。

第三方面，本发明实施例还提供了一种设备，该设备包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序，

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现本发明实施例所述的虚拟测试方法。

第四方面，本发明实施例还提供了一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行本发明实施例所述的虚拟测试方法。

本发明实施例中，设置当前测试模式为虚拟测试模式，在所述虚拟测试模式中，通过虚拟测试寄存器接管和测试关联的控制信号，通过所述虚拟测试寄存器生成传输时钟，进行测试链路装载，当测试链路装载完毕后，通过所述虚拟测试寄存器生成捕获时钟，进行测试结果的捕获，本方案无需针对芯片设计专属的测试引脚，降低了硬件开发成本，节约了硬件资源，同时由于使用虚拟测试寄存器进行控制信号模拟，将串行的测试输入转换为并行的内部测试通道，提高了芯片测试效率。

附图说明

图1为本发明实施例提供的一种虚拟测试方法的流程图；

图2为本发明实施例提供的另一种虚拟测试方法的流程图；

图3为本发明实施例提供的另一种虚拟测试方法的流程图；

图4为本发明实施例提供的另一种虚拟测试方法的流程图；