[发明专利]一种非易失存储器读处理方法及装置

说明书

本发明实施例提供了一种非易失存储器读处理方法及装置，该方法包括：在对所述待处理存储块执行读操作时，确定选中的目标字线；确定所述待处理存储块中边沿字线的导通阈值电压；其中，所述边沿字线为所述待处理存储块中的起始字线，和/或，末尾字线；对所述目标字线施加第一电压，且，对所述边沿字线施加第二电压；其中，所述第二电压大于所述第一电压，且所述第二电压与所述导通阈值电压的电压差不大于预设电压值。本发明实施例对边沿字线施加的电压只是确保该边沿字线导通的较低电压，可以理解，该第二电压较低时，边沿字线与该边沿字线中没有字线相邻的一侧的压差就小，电子活动就会较小，因此能减少由边沿字线的引起的Read Disturb。

技术领域

本发明涉及存储器处理技术领域，特别是涉及一种非易失存储器读处理方法及装置。

背景技术

随着各种电子装置及嵌入式系统等的发展，非易失性存储器件得到较多发展。示例的，以非易失性存储器NAND闪存(NAND Flash Memory)为例，NAND闪存通过对Memorycell(存储单元)进行读写擦操作来存储数据，具有改写速度快，存储容量大等优点，被广泛使用到电子产品中。在非易失存储器的每个Block(存储块)中，都会对应多条WL(Wordline，字线)。

现有技术中，对NAND闪存进行读操作时，通常在选中的WL上施加较低的验证电压，在未选中的WL上统一施加大于该验证电压的较大电压，示例的，如图1所示，示出了在选中对WL3进行读操作时，对WL3施加较低的验证电压，对于其他的WL0、WL1等均施加较高的电压。

然而，发明人在研究上述技术方案的过程中发现，上述技术方案存在如下缺陷：处于边沿的WL0会带来较大的读干扰(Read Disturb)，Read Disturb具体可以是，浮栅极进入电子，导致待存储处理块中晶体管阈值电压右移，因此在非易失存储器的内部逻辑按照正常的参考电压加在控制极上，去读取数据的话，会读到错误的数据。

发明内容

鉴于上述问题，提出了本发明实施例的一种非易失存储器读处理方法及装置，以减少由边沿字线的引起的Read Disturb。

根据本发明的第一方面，提供了一种非易失存储器读处理方法，所述方法包括：

在对所述待处理存储块执行读操作时，确定选中的目标字线；

确定所述待处理存储块中边沿字线的导通阈值电压；其中，所述边沿字线为所述待处理存储块中的起始字线，和/或，末尾字线；

对所述目标字线施加第一电压，且，对所述边沿字线施加第二电压；其中，所述第二电压大于所述第一电压，且所述第二电压与所述导通阈值电压的电压差不大于预设电压值。

可选的，还包括：

对所述待处理存储块中的其他字线施加第三电压，其中，所述第三电压大于所述第二电压，所述其他字线为：所述待处理存储块中除了所述边沿字线和所述目标字线之外的其他字线。

可选的，所述方法还包括：

在存在与所述边沿字线相邻的仿制字线的情况下，对所述仿制字线施加第四电压；其中，所述第四电压与所述第二电压的差值不大于第一设定值，所述仿制字线为：不参与所述待处理存储块的读操作的字线。

可选的，还包括：

在所述待处理存储块对应的选通管施加第五电压；其中，所述第五电压减去所述选通管的导通阈值电压得到的差值不小于第二设定值；所述选通管为：选择所述待处理存储块进行读操作或写操作或擦除操作的场效应单元。

可选的，所述待处理存储块包括：64个字线WL，所述边沿字线包括：WL0，和/或，WL63。

根据本发明的第二方面，提供了一种非易失存储器读处理装置，所述装置包括：