[发明专利]半导体结构的形成方法

说明书

本发明提供了一种半导体结构的形成方法。在去除掩膜叠层时，依次去除掩膜叠层中的上层膜层以暴露出底层薄膜层，并利用干法刻蚀工艺刻蚀底层薄膜层，以提高对底层薄膜层的刻蚀均匀性，改善膜层材料的残留现象。同时，基于干法刻蚀工艺的各向异性刻蚀的特性，还可以缓解沟槽隔离结构被侧向钻蚀的问题。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。

背景技术

在半导体工艺中，各个半导体器件之间通常是利用沟槽隔离结构(例如浅沟槽隔离结构)进行隔离的。以及，在半导体器件的制备过程中，一般是优先形成沟槽隔离结构，以利用所形成的沟槽隔离结构界定出多个单元区，在后续步骤中即在各个单元区中形成半导体器件。

目前，在制备沟槽隔离结构时，通常是在衬底的表面上形成掩膜叠层，以利用掩膜叠层界定出沟槽隔离结构的位置和图形形貌，并在完成沟槽隔离结构的制备过程之后，即可进一步去除所述掩膜叠层，以暴露出衬底的表面。在现有工艺中，通常是利用同一道湿法刻蚀步骤去除所述掩膜叠层。

图1为现有技术中在去除掩膜叠层之后的结构示意图，如图1所示，基于现有的掩膜叠层的刻蚀方法，在去除所述掩膜叠层时，常常存在膜层材料无法完全去除的问题。尤其是，针对沟槽隔离结构20凸出于衬底10的顶表面时，在沟槽隔离结构20的侧壁和衬底10的顶表面的拐角处，容易产生膜层材料残留的问题，具体可参考图1的虚线框所标示的类似于鸟嘴形貌。

虽然可以通过增加湿法刻蚀的刻蚀时间，以确保掩膜叠层可以完全被去除，然而，增加刻蚀时间将会增加沟槽隔离结构中的绝缘材料层被腐蚀的风险，进而影响沟槽隔离结构的隔离性能。由此可见，针对于掩膜叠层的去除方法需要进一步改进。

发明内容

本发明的目的在于提供一种半导体结构的形成方法，以解决现有的形成方法中，在去除掩膜叠层时容易产生膜层材料的残留问题，或者过渡刻蚀而导致的沟槽隔离结构被侵蚀的问题。

为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：

提供一衬底，并在所述衬底中形成有至少一沟槽隔离结构，以及在所述沟槽隔离结构外围的衬底表面上形成有掩膜叠层；

去除所述掩膜叠层中的膜层至底层薄膜层，以暴露出所述底层薄膜层；以及，

执行干法刻蚀工艺，以去除所述底层薄膜层。

可选的，去除所述掩膜叠层中的膜层至底层薄膜层的方法包括：

利用湿法刻蚀工艺去除所述掩膜叠层中的至少部分膜层

可选的，所述掩膜叠层包括形成在所述衬底上的所述底层薄膜层和形成在所述底层薄膜层上的硬质掩膜层。

可选的，所述硬质掩膜层的材质包括氮化硅和/或多晶硅。

可选的，在暴露出所述底层薄膜层之后，以及执行干法刻蚀工艺之前，还包括：在所述衬底上形成一遮蔽层，所述遮蔽层覆盖所述沟槽隔离结构，并暴露出所述底层薄膜层；

以及，在执行所述干法刻蚀工艺时，以所述遮蔽层为掩膜刻蚀所述底层薄膜层。

可选的，所述衬底上具有器件区和逻辑区，所述器件区中形成有所述沟槽隔离结构，以在所述器件区中界定出多个器件单元。

可选的，所述遮蔽层还覆盖所述逻辑区。

可选的，所述沟槽隔离结构的形成方法包括：

以所述掩膜叠层为掩膜刻蚀所述衬底，以形成隔离沟槽，

在所述隔离沟槽中填充绝缘材料层，以构成所述沟槽隔离结构；

以及，在填充所述绝缘材料层之前，