[发明专利]半导体结构的形成方法在审
| 申请号： | 201910394693.X | 申请日： | 2019-05-13 |
| 公开（公告）号： | CN111211086A | 公开（公告）日： | 2020-05-29 |
| 发明（设计）人： | 朱红波;张燚 | 申请（专利权）人： | 合肥晶合集成电路有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 郑星 |
| 地址： | 230012 安徽省合*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 结构 形成 方法 | ||
1.一种半导体结构的形成方法，其特征在于，包括：
提供一衬底，并在所述衬底中形成有至少一沟槽隔离结构，以及在所述沟槽隔离结构外围的衬底表面上形成有掩膜叠层；
去除所述掩膜叠层中的膜层至底层薄膜层，以暴露出所述底层薄膜层；以及，
执行干法刻蚀工艺，以去除所述底层薄膜层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述掩膜叠层中的膜层至底层薄膜层的方法包括：
利用湿法刻蚀工艺去除所述掩膜叠层中的至少部分膜层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜叠层包括形成在所述衬底上的所述底层薄膜层和形成在所述底层薄膜层上的硬质掩膜层。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述硬质掩膜层的材质包括氮化硅和/或多晶硅。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，在暴露出所述底层薄膜层之后，以及执行干法刻蚀工艺之前，还包括：在所述衬底上形成一遮蔽层，所述遮蔽层覆盖所述沟槽隔离结构，并暴露出所述底层薄膜层；
以及，在执行所述干法刻蚀工艺时，以所述遮蔽层为掩膜刻蚀所述底层薄膜层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述衬底上具有器件区和逻辑区，所述器件区中形成有所述沟槽隔离结构，以在所述器件区中界定出多个器件单元。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述遮蔽层还覆盖所述逻辑区。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述沟槽隔离结构的形成方法包括：
以所述掩膜叠层为掩膜刻蚀所述衬底，以形成隔离沟槽，在所述隔离沟槽中填充绝缘材料层，以构成所述沟槽隔离结构；
以及，在填充所述绝缘材料层之前，执行氧化工艺，以在所述隔离沟槽的内壁上形成一衬氧化层。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述底层薄膜层的材质包括氧化硅。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，在去除所述底层薄膜层以暴露出所述衬底的表面之后，还包括：
在所述衬底的表面上形成隧道氧化层，以构成半导体器件。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥晶合集成电路有限公司，未经合肥晶合集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910394693.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
