[发明专利]一种具有浮空电极的屏蔽栅功率MOSFET及其制造方法

权利要求书

1.一种具有浮空电极的屏蔽栅功率MOSFET器件，其特征在于，包括多个周期性排列的原胞，各所述原胞包括屏蔽电极(103)、浮空电极(104)和沟槽栅电极(106)；

所述屏蔽电极(103)位于沟槽中部；

所述浮空电极(104)位于屏蔽电极(103)两侧，并设置于沟槽中；所述浮空电极(104)的上端不相连，为分体式浮空电极；所述浮空电极(104)底部高于屏蔽电极(103)底部；所述分体式浮空电极的两浮空电极的上部均不高于屏蔽电极的上部；

所述沟槽栅电极(106)位于沟槽顶部；

所述屏蔽电极(103)、浮空电极(104)、沟槽栅电极(106)和沟槽内侧表面相互之间通过隔离介质层(102)隔离；

所述沟槽的宽度为2.6～2.8μm，所述屏蔽电极(103)的高度为5～6μm；所述浮空电极高度为3.2～3.6μm。

2.根据权利要求1所述的屏蔽栅功率MOSFET器件，其特征在于，所述沟槽位于半导体衬底表面的外延层(101)中，所述半导体衬底和所述外延层(101)均采用第一导电类型材料；所述屏蔽电极(103)、浮空电极(104)、沟槽栅电极(106)采用第二导电类型材料。

3.根据权利要求2所述的屏蔽栅功率MOSFET器件，其特征在于，各所述原胞还包括沟道、漂移区和源区(108)，

所述沟道位于沟槽栅电极(106)两侧，由所述第一导电类型的外延层(101)上的第二导电类型阱区(107)组成；

所述漂移区，位于所述阱区下方，由从所述阱区(107)底部至半导体衬底之间的外延层(101)组成；

所述源区(108)设置于阱区(107)中，源极与源区(108)接触；

栅极与沟槽栅电极(106)接触，并从沟槽栅电极(106)中引出，

漏极位于所述半导体衬底下方，与所述半导体衬底表面接触。

4.根据权利要求3所述的屏蔽栅功率MOSFET器件，其特征在于，所述第一导电类型为N型，第二导电类型为P型，或者，所述第一导电类型为P型，第二导电类型为N型；

所述浮空电极(104)、屏蔽电极(103)和沟槽栅电极(106)的电极材料为多晶硅或者金属硅钨，源极和漏极都采用金属材料。

5.一种具有浮空电极的屏蔽栅功率MOSFET器件的制造方法，其特征在于，包括以下步骤：

在半导体衬底上淀积第一导电类型的外延层，在所述外延层上形成沟槽；

在所述沟槽内部依次制备屏蔽电极、浮空电极，所述屏蔽电极位于沟槽中部，所述浮空电极位于屏蔽电极两侧；

所述浮空电极(104)的上端不相连，为分体式浮空电极，所述浮空电极(104)底部高于屏蔽电极(103)底部；所述分体式浮空电极的上部均不高于屏蔽电极的上部；

所述沟槽的宽度为2.6～2.8μm，所述屏蔽电极(103)的高度为5～6μm；所述浮空电极(104)的高度为3.2～3.6μm；

在所述沟槽顶部制备沟槽栅电极。

6.根据权利要求5所述的屏蔽栅功率MOSFET器件的制造方法，其特征在于，在所述沟槽内部依次制备屏蔽电极、浮空电极，在所述沟槽顶部制备沟槽栅电极，具体包括：

在沟槽内表面沉积预设厚度介质层一；

在介质层一上沉积第二导电类型材料，形成屏蔽电极；

在沟槽内在沉积介质层二，所述介质层一和介质层二组成整体介质层，对所述整体介质层进行回刻，使回刻后的整体介质层顶部高于屏蔽电极底部；

在所述屏蔽电极表面沉积介质层三，然后在介质层三表面沉积第二导电类型材料，形成浮空电极；

沉积介质层四，在所述介质层四顶部的沟槽侧面热生长一层介质层五，作为栅极介质层，在栅极介质层两侧淀积第二导电类型材料，通过回刻获得沟槽栅电极。

7.根据权利要求5或6所述的屏蔽栅功率MOSFET器件的制造方法，其特征在于，还包括以下步骤：

将所述在半导体衬底下方形成漏极步骤后获得的结构作为屏蔽栅功率MOSFET器件导通区的一个原胞；

同时制备多个原胞，得到所述屏蔽栅功率MOSFET器件的导通区结构。