[发明专利]具有对称的导电互连图案的半导体器件

说明书

本发明公开了具有对称的导电互连图案的半导体器件。半导体器件可以包括：下层间电介质层，在下层间电介质层之上的导电互连图案结构和填充图案，以及在导电互连图案结构和填充图案之上的上层间电介质层。每个导电互连图案结构可以包括在其中部的中间图案、在中间图案的第一侧表面上的第一导电互连图案以及在中间图案的第二侧表面上的第二导电互连图案。第一导电互连图案和第二导电互连图案可以具有彼此对称的结构。

相关申请的交叉引用

本申请要求于2018年7月24日提交的第10-2018-0085972号韩国专利申请的优先权，其内容通过引用整体合并于此。

技术领域

本专利文件中公开的技术和实施方式涉及对称的导电互连图案及其形成方法，所述对称的导电互连图案的宽度和/或空隙小于在光刻工艺中形成的掩模图案的宽度和/或空隙。

背景技术

随着半导体器件的集成度增加，导电互连图案的水平宽度和间隔逐渐变小。为了形成细图案，要使用昂贵的光刻设备和复杂的光刻工艺。例如，要使用双重曝光工艺、双重图案化工艺、双重间隔件工艺等。因为类似的工艺被执行两次，所以这些双重工艺非常复杂并且失败概率高。

发明内容

示例性实施例提供了一种形成导电互连图案的方法，所述导电互连图案的宽度和空隙比光刻工艺中形成的掩模图案的线宽和间隔更细。

示例性实施例提供了一种形成导电互连图案的方法，所述导电互连图案的宽度和空隙比主要通过使用单重间隔件形成技术而形成的图案的线宽和间隔更细。

所公开的技术的具体实施方式中的各种目的可以被实现，并且所公开的技术的应用不限于本专利文件中公开的具体实施方式或示例。

根据一个实施例，一种半导体器件可以包括：下层间电介质层；在下层间电介质层之上的导电互连图案结构和填充图案；以及在导电互连图案结构和填充图案之上的上层间电介质层。每个导电互连图案结构可以包括在其中部的中间图案、在中间图案的第一侧表面上的第一导电互连图案、以及在中间图案的第二侧表面上的第二导电互连图案。第一导电互连图案和第二导电互连图案可以具有彼此对称的结构。

根据一个实施例，一种用于制造半导体器件的方法可以包括：形成阻止层；在阻止层之上形成中间图案材料层；通过将中间图案材料层图案化而形成多个第一初步中间图案；通过使第一初步中间图案收缩而形成多个第二初步中间图案；形成导电材料层以覆盖第二初步中间图案；通过将导电材料层图案化而形成多个初步导电互连图案；在初步导电互连图案之间形成填充层；以及通过去除填充层、初步导电互连图案和第二初步中间图案的顶部而形成多个中间图案、多个导电互连图案和多个填充图案。

根据一个实施例，一种用于制造半导体器件的方法可以包括：在衬底之上形成下层间电介质层；在下层间电介质层之上形成阻止层；在阻止层之上形成第一初步中间图案；通过使第一初步中间图案收缩而形成第二初步中间图案；形成初步导电互连图案以覆盖第二初步中间图案的顶表面和两个侧表面；在初步导电互连图案之间形成填充层；通过去除填充层、初步导电互连图案和第二初步中间图案中的每个的顶部，形成具有侧表面的中间图案、在中间图案的侧表面上的导电互连图案以及在导电互连图案之间的填充图案；在中间图案、导电互连图案和填充图案之上形成覆盖层；以及在覆盖层之上形成上层间电介质层。

其他实施例的细节包括在详细描述和附图中。

附图说明

图1至图9是示出根据本公开的实施例的形成半导体存储器件的导电互连图案的方法的截面图。

图10至图15是示出根据本公开的实施例的形成半导体存储器件的导电互连图案的方法的截面图。

具体实施方式