[发明专利]倒装芯片封装

说明书

一种倒装芯片封装，包括一基板、接合在基板上的一芯片本体以及连接于芯片本体与基板之间的多个凸块。基板包括多个输入导线以及多个输出导线。芯片本体包括第一封装单元以及第二封装单元。第一封装单元包括第一封环以及多个第一焊垫，第二封装单元包括第二封环以及多个第二焊垫，芯片本体在第一封环与第二封环之间连续地延伸。各输入导线具有与芯片本体重叠的一端以及位于基板的一第一接合区域的另一端，各输出导线具有与芯片本体重叠的一端以及位于基板的一第二接合区域的另一端。第一接合区域以及第二接合区域位于芯片本体的相对侧。

【技术领域】

本发明是关于一种半导体封装，且特别是关于一种倒装芯片封装。

【背景技术】

在高分辨率电子装置的应用上，高输出引脚计数(High Output Pin Count)的集成电路(integrated circuits，IC)芯片(chip)的需求增加。在各种封装技术中，高输出引脚计数集成电路芯片经常采用倒装芯片接合技术(Flip Chip Bonding Technology)，因为倒装芯片接合技术利用配置在芯片主动面(active surface)上的焊料(solder)/金/铜柱凸块(Cu pillar bump)，而有助于在芯片封装上实现大量触点以及高触点密度(contactdensity)。相较于引线键合技术(wire-bonding technology)，焊料/金/铜柱凸块可在芯片与载体基板(carrier substrate)之间提供更短的传输路径，以提供期望的性能。

然而，基于制程极限以及制造成本的限制，集成电路芯片的触点密度不易改变。为了在小体积封装下提供更高的输出引脚计数，芯片封装技术仍有待改进。

【发明内容】

本发明提供一种具有高输出引脚计数且体积小的倒装芯片封装(flip chippackage)。

本发明的倒装芯片封装包括一基板、接合在该基板上的一芯片本体以及连接于该芯片本体与该基板之间的多个凸块。该基板包括多个输入导线以及多个输出导线。该芯片本体包括一第一封装单元以及一第二封装单元，该述第一封装单元和该第二封装单元之间的区域为母封装的切割区域。该第一封装单元包括一第一封环、位于该第一封环围绕的一区域内的多个第一焊垫以及独立的一半导体组件，该第二封装单元包括一第二封环、位于该第二封环围绕的一区域内的多个第二焊垫以及独立的另一半导体组件。该芯片本体在该第一封环与该第二封环之间连续地延伸。各该输入导线具有与该芯片本体重叠的一端以及位于该基板的一第一接合区域的另一端，各该输出导线具有与该芯片本体重叠的一端以及位于该基板的一第二接合区域的另一端。该第一接合区域以及该第二接合区域位于该芯片本体的相对侧。

在本发明的一实施例中，这些第一焊垫配置于一环状路径中，该环状路径位于该第一封环围绕的该区域内。

在本发明的一实施例中，这些第一焊垫配置于该第二封环围绕的一环状路径中。

本发明的倒装芯片封装包括一基板、接合在该基板上的一芯片本体以及连接于该芯片本体与该基板之间的多个凸块。该基板包括多个输入导线以及多个输出导线。该芯片本体包括一第一封装单元以及一第二封装单元，该第一封装单元和该第二封装单元之间的区域为母封装的切割区域。该第一封装单元包括配置在一第一环状路径中的多个第一焊垫以及独立的一半导体组件，该第二封装单元包括配置在一第二环状路径中的多个第二焊垫以及独立的另一半导体组件。这些第一焊垫中最靠近这些第二焊垫的一第一焊垫与这些第二焊垫中最靠近这些第一焊垫的一第二焊垫之间的距离介于55微米与1000微米之间。各该输入导线具有与该芯片本体重叠的一端以及位于该基板的一第一接合区域的另一端，各该输出导线具有与该芯片本体重叠的一端以及位于该基板的一第二接合区域的另一端。该第一接合区域以及该第二接合区域位于该芯片本体的相对侧。

在本发明的一实施例中，这些凸块包括在该第一封装单元与该第二封装单元之间延伸的一互连凸块，该互连凸块的一端连接至这些第一焊垫中的一第一焊垫，该互连凸块的另一端连接至这些第二焊垫中的一第二焊垫。