[发明专利]驱动电路

说明书

本发明公开了一种驱动电路，包括至少两栅极驱动单元电路，至少两栅极驱动单元电路中的第N级栅极驱动单元电路包括上拉控制模块、上拉模块、下拉模块、下拉维持模块，上拉控制模块、上拉模块、下拉模块、下拉维持模块中的任意两者电性连接，N为大于0的整数；上拉控制模块用于将第N级栅极驱动单元电路中的预定节点拉升至高电位；上拉模块用于通过第N级栅极驱动单元电路的第N级栅极驱动信号输出端输出第N级栅极驱动信号；下拉模块用于将预定节点和第N级栅极驱动信号输出端重新设定至低电位；下拉维持模块用于维持预定节点和第N级栅极驱动信号输出端中的信号的波形稳定性。本发明能提高驱动电路内的晶体管的稳定性。

【技术领域】

本发明涉及显示面板的驱动技术领域，特别涉及一种驱动电路。

【背景技术】

传统的驱动电路一般包括多个级联的子电路，每一子电路与显示面板的一扫描线电性连接，该子电路用于产生栅极驱动信号，并通过该扫描线向显示面板的一像素行发送该栅极驱动信号。

在实践中，发明人发现现有技术至少存在以下问题：

子电路中的部分晶体管会出现栅极和源极之间的电压差过大或漏极和源极之间的电压差过大的问题，而栅极和源极之间的电压差过大或漏极和源极之间的电压差过大会导致晶体管的内部电压压力过高，影响了晶体管的稳定性。

故，有必要提出一种新的技术方案，以解决上述技术问题。

【发明内容】

本发明的目的在于提供一种驱动电路，其能提高驱动电路内的晶体管的稳定性。

为解决上述问题，本发明的技术方案如下：

一种驱动电路，所述驱动电路包括至少两栅极驱动单元电路，至少两所述栅极驱动单元电路以级联的方式电性连接；至少两所述栅极驱动单元电路中的第N级栅极驱动单元电路包括上拉控制模块、上拉模块、下拉模块、下拉维持模块，所述上拉控制模块、所述上拉模块、所述下拉模块、所述下拉维持模块中的任意两者电性连接，其中，N为大于0的整数；所述上拉控制模块用于将所述第N级栅极驱动单元电路中的预定节点拉升至高电位；所述上拉模块用于通过所述第N级栅极驱动单元电路的第N级栅极驱动信号输出端输出第N级栅极驱动信号；所述下拉模块用于将所述第N级栅极驱动单元电路的所述预定节点和第N级栅极驱动信号输出端重新设定至低电位；所述下拉维持模块用于维持所述预定节点和第N级栅极驱动信号输出端中的信号的波形稳定性。

在上述驱动电路中，所述上拉控制模块包括第一晶体管，所述第一晶体管的第一极与第N-2级栅极驱动信号输出端电性连接，所述第一晶体管的第二极与第N-2级起始信号输出端电性连接，所述第一晶体管的第三极与预定节点、所述重置模块的第四晶体管的第二极电性连接；其中，所述预定节点位于所述第一晶体管的第三极与上拉模块的第二晶体管的第一极之间。

在上述驱动电路中，所述上拉模块包括第二晶体管、第三晶体管和电容，所述第二晶体管的第一极与所述预定节点、所述第三晶体管的第一极以及所述电容的第一极板电性连接，所述第二晶体管的第二极与交流信号输入端电性连接，所述第二晶体管的第三极与第N级起始信号输出端电性连接，所述第三晶体管的第二极与时钟信号输入端电性连接，所述第三晶体管的第三极与所述下拉模块的第十八晶体管的第二极电性连接，所述电容的第二极与第N级栅极驱动信号输出端电性连接。

在上述驱动电路中，交流信号输入端所传输的交流信号的低电位电压等于时钟信号输入端所传输的时钟信号的低电位电压；

交流信号输入端所传输的交流信号的高电位电压低于时钟信号输入端所传输的时钟信号的高电位电压；交流信号输入端所传输的交流信号的频率和周期分别与时钟信号输入端所传输的时钟信号的频率和周期相同。