[发明专利]驱动电路

权利要求书

1.一种驱动电路，其特征在于，所述驱动电路包括至少两栅极驱动单元电路，至少两所述栅极驱动单元电路以级联的方式电性连接；

至少两所述栅极驱动单元电路中的第N级栅极驱动单元电路包括上拉控制模块、上拉模块、下拉模块、下拉维持模块，所述上拉控制模块、所述上拉模块、所述下拉模块、所述下拉维持模块中的任意两者电性连接，其中，N为大于0的整数；

所述上拉控制模块用于将所述第N级栅极驱动单元电路中的预定节点拉升至高电位；

所述上拉模块用于通过所述第N级栅极驱动单元电路的第N级栅极驱动信号输出端输出第N级栅极驱动信号；

所述下拉模块用于将所述第N级栅极驱动单元电路的所述预定节点和第N级栅极驱动信号输出端重新设定至低电位；

所述下拉维持模块用于维持所述预定节点和第N级栅极驱动信号输出端中的信号的波形稳定性。

2.根据权利要求1所述的驱动电路，其特征在于，所述上拉控制模块包括第一晶体管，所述第一晶体管的第一极与第N-2级栅极驱动信号输出端电性连接，所述第一晶体管的第二极与第N-2级起始信号输出端电性连接，所述第一晶体管的第三极与预定节点、所述重置模块的第四晶体管的第二极电性连接；

其中，所述预定节点位于所述第一晶体管的第三极与上拉模块的第二晶体管的第一极之间。

3.根据权利要求1所述的驱动电路，其特征在于，所述上拉模块包括第二晶体管、第三晶体管和电容，所述第二晶体管的第一极与所述预定节点、所述第三晶体管的第一极以及所述电容的第一极板电性连接，所述第二晶体管的第二极与交流信号输入端电性连接，所述第二晶体管的第三极与第N级起始信号输出端电性连接，所述第三晶体管的第二极与时钟信号输入端电性连接，所述第三晶体管的第三极与所述下拉模块的第十八晶体管的第二极电性连接，所述电容的第二极与第N级栅极驱动信号输出端电性连接。

4.根据权利要求3所述的驱动电路，其特征在于，交流信号输入端所传输的交流信号的低电位电压等于时钟信号输入端所传输的时钟信号的低电位电压；

交流信号输入端所传输的交流信号的高电位电压低于时钟信号输入端所传输的时钟信号的高电位电压；

交流信号输入端所传输的交流信号的频率和周期分别与时钟信号输入端所传输的时钟信号的频率和周期相同。

5.根据权利要求1所述的驱动电路，其特征在于，所述下拉模块包括第十七晶体管和第十八晶体管，所述第十七晶体管的第一极、所述第十八晶体管的第一极均与第N+2级栅极驱动信号输出端电性连接，所述第十七晶体管的第二极与所述预定节点电性连接，所述第十七晶体管的第二极、第十八晶体管的第三极均与直流低电位信号输入端电性连接。

6.根据权利要求1所述的驱动电路，其特征在于，所述下拉维持模块包括第一下拉维持子模块和第二下拉维持子模块，所述第一下拉维持子模块和所述第二下拉维持子模块电性连接，并且，所述第一下拉维持子模块和所述第二下拉维持子模块与所述上拉控制模块、所述上拉模块、所述下拉模块中的任意两者电性连接；

所述第一下拉维持子模块用于在第一时间段维持所述预定节点和第N级栅极驱动信号输出端中的信号的波形稳定性；

所述第二下拉维持子模块用于在与所述第一时间段不同的第二时间段维持所述预定节点和第N级栅极驱动信号输出端中的信号的波形稳定性。