[发明专利]互连结构、电路及包括该互连结构或电路的电子设备

说明书

公开了一种互连结构、电路及包括这种互连结构或电路的电子设备。根据实施例，一种用于在衬底上形成的多个半导体器件的互连结构可以设置在所述多个半导体器件之下。该互连结构可以包括：沿从半导体器件向着衬底的方向交替设置的至少一个过孔层和至少一个互连层，其中，每一过孔层包括分别设于所述多个半导体器件中至少一部分半导体器件下方的过孔，每一互连层包括分别设于所述多个半导体器件中至少一部分半导体器件下方的导电节点，其中，在同一互连层中，至少一个导电节点与至少另一个节点之间具有导电通道，各过孔层中的过孔与各互连层中的相应导电节点在从半导体器件向着衬底的方向上彼此至少部分地交迭。

技术领域

本公开涉及半导体领域，更具体地，涉及器件层之间的互连结构、包括器件层之间的互连的电路及包括这种互连结构或电路的电子设备。

背景技术

器件层之间的互连能够降低寄生电阻和电容，从而可以降低集成电路(IC)的电阻电容(RC)延迟和功耗。另外，还可以增加IC的集成密度并因此降低IC的制造成本。但是，难以在器件层之间进行互连，因为互连工艺与器件集成工艺并不兼容。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种器件层之间的互连结构、包括器件层之间的互连的电路以及包括这种互连结构或电路的电子设备。

根据本公开的一个方面，提供了一种用于在衬底上形成的多个半导体器件的互连结构，所述互连结构设置在所述多个半导体器件之下，且包括：沿从半导体器件向着衬底的方向交替设置的至少一个过孔层和至少一个互连层，其中，每一过孔层包括分别设于所述多个半导体器件中至少一部分半导体器件下方的过孔，每一互连层包括分别设于所述多个半导体器件中至少一部分半导体器件下方的导电节点，其中，在同一互连层中，至少一个导电节点与至少另一个节点之间具有导电通道，各过孔层中的过孔与各互连层中的相应导电节点在从半导体器件向着衬底的方向上彼此至少部分地交迭。

根据本公开的另一方面，提供了一种电路，包括：衬底；设于衬底上的互连结构，所述互连结构包括沿实质上垂直于衬底表面的方向交替设置的至少一个过孔层和至少一个互连层，互连结构的最上层是过孔层；以及设于互连结构上的多个半导体器件，其中，每一过孔层包括设于按行和列排列的二维点阵中的至少一部分点之处的过孔，每一互连层包括设于所述二维点阵中的至少一部分点之处的主体部以及从所述主体部沿所述行或列的方向延伸的延伸部，至少一部分相邻主体部各自彼此相向的延伸部相接触，至少一部分半导体器件的源/漏区与最上层的过孔层中的相应过孔相接触。

根据本公开的另一方面，提供了一种制造用于半导体器件的互连结构的方法，包括：在衬底上设置交替堆叠的至少一个第一牺牲层和至少一个第二牺牲层的第一叠层，其中，第一叠层的最上层是第一牺牲层；在第一叠层上设置器件有源材料层；在器件有源材料层上设置第一硬掩模层，第一硬掩模层具有由沿彼此交叉的第一方向和第二方向延伸的线条限定的网格图案，包括由线条之间的交叉点限定的节点以及节点之间的桥接部分；利用第一硬掩模层，在器件有源材料层中限定针对半导体器件的有源区；利用第一硬掩模层，对第一叠层进行构图，从而第一叠层中的各层具有与第一硬掩模层相对应的网格图案，并因此包括节点以及节点之间的桥接部分；以及在第一叠层中限定互连结构，包括：针对各第一牺牲层：将该第一牺牲层的各桥接部分至少部分地去除从而该第一牺牲层的节点彼此分离；根据互连结构的布局，去除该第一牺牲层中的一个或多个节点，以及针对各第二牺牲层：根据互连结构的布局，将该第二牺牲层中的一个或多个桥接部分切断，以及在各第一牺牲层和各第二牺牲层的残留部分的区域处形成导电材料。

根据本公开的另一方面，提供了一种电子设备，包括上述互连结构或电路。