[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底、凸出于衬底的鳍部、以及位于鳍部上的至少一个沟道叠层，沟道叠层包括牺牲层和位于牺牲层上的沟道层，衬底包括核心区和周边区；在衬底上形成覆盖鳍部侧壁的隔离层；形成横跨沟道叠层且覆盖沟道叠层的部分顶部和部分侧壁的伪栅极层；去除周边区的伪栅极层和牺牲层；在周边区的沟道层表面形成栅氧化层；形成栅氧化层后，去除核心区的伪栅极层和牺牲层。在形成栅氧化层时，核心区形成有伪栅极层，栅氧化层不会形成在核心区的沟道层表面，省去了去除核心区的栅氧化层的步骤，从而避免去除核心区的栅氧化层的步骤对隔离层造成损耗，进而降低核心区的鳍部用于形成寄生器件的概率。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高器件的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、凸出于所述衬底的鳍部、以及位于所述鳍部上的至少一个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，所述衬底包括核心区和周边区；在所述鳍部露出的衬底上形成隔离层，所述隔离层覆盖所述鳍部的侧壁；形成所述隔离层后，形成横跨所述沟道叠层的伪栅极层，所述伪栅极层覆盖所述沟道叠层的部分顶部和部分侧壁；去除所述周边区的伪栅极层和牺牲层；去除所述周边区的伪栅极层和牺牲层后，在所述周边区的沟道层表面形成栅氧化层；形成所述栅氧化层后，去除所述核心区的伪栅极层和牺牲层。

可选的，去除所述核心区的伪栅极层和牺牲层的步骤包括：在所述周边区的隔离层上形成遮挡层，所述遮挡层覆盖所述栅氧化层；以所述遮挡层为掩膜，依次去除所述核心区的伪栅极层和牺牲层；去除所述遮挡层。

可选的，去除所述伪栅极层的步骤包括：采用干法刻蚀工艺，去除部分厚度的所述伪栅极层；采用湿法刻蚀工艺，去除剩余厚度的所述伪栅极层；或者，去除所述伪栅极层的步骤包括：采用干法刻蚀工艺，去除所述伪栅极层。

可选的，采用湿法刻蚀工艺，去除所述牺牲层。

可选的，采用原位蒸汽生成氧化工艺或原子层沉积工艺，在所述周边区的沟道层表面形成所述栅氧化层；或者，在所述周边区的沟道层表面形成所述栅氧化层的步骤包括：采用原位蒸汽生成氧化在所述周边区的沟道层表面形成底部栅氧化层；采用原子层沉积工艺在所述底部栅氧化层上表面形成顶部栅氧化层，所述顶部栅氧化层和底部栅氧化层用于构成所述栅氧化层。

可选的，在所述周边区的沟道层表面形成所述栅氧化层的工艺包括原子层沉积工艺；形成所述栅氧化层后，还包括：对所述栅氧化层进行致密化处理。

可选的，采用退火工艺进行所述致密化处理。

可选的，所述退火工艺为RTA工艺。

可选的，所述RTA工艺的工艺温度为900℃至1150℃。