[发明专利]一种现场可编程逻辑门阵列芯片和数据交互方法有效
| 申请号： | 201910351369.X | 申请日： | 2019-04-28 |
| 公开（公告）号： | CN110162494B | 公开（公告）日： | 2020-09-25 |
| 发明（设计）人： | 谭经纶 | 申请（专利权）人： | 芯盟科技有限公司 |
| 主分类号： | G06F13/12 | 分类号： | G06F13/12;G06F13/16;G06F15/78 |
| 代理公司： | 北京派特恩知识产权代理有限公司 11270 | 代理人： | 李强;张颖玲 |
| 地址： | 314400 浙江省嘉兴市海*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 现场 可编程 逻辑 门阵列 芯片 数据 交互 方法 | ||
1.一种现场可编程逻辑门阵列FPGA芯片，包括：动态随机存储模块，逻辑模块；其中，
所述动态随机存储模块包括：DRAM晶圆，DRAM晶圆包括第一衬底、多个DRAM电路和设置于所述第一衬底上的多个第一金属导体，所述多个第一金属导体贯穿所述第一衬底，所述多个DRAM电路设置于所述第一衬底的一侧，每个DRAM电路都设置有一个第一金属导体，每个DRAM电路与一个第一金属导体的一端连接；
所述逻辑模块包括：COMS晶圆，所述COMS晶圆包括第二衬底和多个CLB电路、设置于所述第二衬底上的多个第二金属导体，所述多个第二金属导体贯穿所述第二衬底，所述多个CLB电路设置于所述第二衬底一侧，每个CLB电路都设置有一个第二金属导体，每个CLB电路与一个第二金属导体的一端连接；
所述第一衬底和所述第二衬底通过混合键合的方式连接在一起形成连接面，每个DRAM电路位于所述第一衬底且远离所述连接面的一侧，每个CLB电路位于所述第二衬底且远离所述连接面的一侧，每个DRAM电路对应一个CLB电路，每个第一金属导体的另外一端与对应的第二金属导体的另外一端相互连接；
所述动态随机存储模块，用于通过每个第一金属导体和对应的所述第二金属导体连接形成的通路与所述逻辑模块进行数据交互。
2.根据权利要求1所述的FPGA芯片，其特征在于，所述第一金属导体和第二金属导体的材质为铜。
3.根据权利要求1所述的FPGA芯片，其特征在于，所述动态随机存储模块被配置为所述FPGA芯片的内部存储阵列。
4.根据权利要求1所述的FPGA芯片，其特征在于，所述动态随机存储模块中还包括：输入输出电路。
5.一种数据交互方法，应用于FPGA芯片，所述FPGA芯片包括动态随机存储模块和逻辑模块，所述动态随机存储模块包括：DRAM晶圆，DRAM晶圆包括第一衬底、多个DRAM电路和设置于所述第一衬底上的多个第一金属导体，所述多个第一金属导体贯穿所述第一衬底，所述多个DRAM电路设置于所述第一衬底的一侧，每个DRAM电路都设置有一个第一金属导体，每个DRAM电路与一个第一金属导体的一端连接；所述逻辑模块包括：COMS晶圆，所述COMS晶圆包括第二衬底和多个CLB电路、设置于所述第二衬底上的多个第二金属导体，所述多个第二金属导体贯穿所述第二衬底，所述多个CLB电路设置于所述第二衬底一侧，每个CLB电路都设置有一个第二金属导体，每个CLB电路与一个第二金属导体的一端连接；所述第一衬底和所述第二衬底通过混合键合的方式连接在一起形成连接面，每个DRAM电路位于所述第一衬底且远离所述连接面的一侧，每个CLB电路位于所述第二衬底且远离所述连接面的一侧，每个DRAM电路对应一个CLB电路，每个第一金属导体的另外一端与对应的第二金属导体的另外一端相互连接；所述动态随机存储模块，用于通过每个第一金属导体和对应的所述第二金属导体连接形成的通路与所述逻辑模块进行数据交互；
所述方法包括：
动态随机存储模块通过每个第一金属导体和对应的所述第二金属导体连接形成的通路与所述逻辑模块进行数据交互。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于芯盟科技有限公司，未经芯盟科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910351369.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：存储器管理方法及使用所述方法的储存控制器
- 下一篇：DDR自适应方法及装置
