[发明专利]一种Sense-Switch型pFLASH阵列结构及其制备方法

说明书

本发明涉及一种Sense‑Switch型pFLASH阵列结构及其制备方法，其包括若干呈阵列分布的pFLASH开关单元，每个pFLASH开关单元包括编程/擦除MOS管T1以及信号传输MOS管T2；有源区隔离体上向外侧延伸的浮栅多晶硅层、ONO介质层以及控制栅多晶层能形成单元体内PIP电容；对同一行的多个pFLASH开关单元，相邻的两pFLASH开关单元间通过开关单元隔离体隔离；开关单元隔离体上向外侧延伸的浮栅多晶硅层、ONO介质层以及控制栅多晶层能形成单元体间PIP电容。本发明结构紧凑，能提升编程和擦除效率，降低编程和擦除电压，增大抗辐射总剂量加固工艺容宽，与现有CMOS工艺兼容，安全可靠。

技术领域

本发明涉及一种pFLASH阵列结构及其制备方法，尤其是一种Sense-Switch型pFLASH阵列结构及其制备方法，属于pFLASH阵列的技术领域。

背景技术

抗辐射FLASH开关单元是实现抗辐射可重构的FLASH型可编程逻辑器件的内核基本组成单元，与SRAM和反熔丝相比，其性能介于二者之间，而且其抗辐射FLASH型FPGA工艺技术是继反熔丝FPGA工艺技术的下一代主流技术，其军事应用领域主要是航天和航空领域，包括基于海、陆、空的军用系统、雷达、指挥与控制，以及导航系统，这主要得益于FLASH型FPGA电路的诸多优势，如非易失、可重构性、低功耗、高密度、上电即运行、高安全性、固件错误(firm-error)免疫性等。基于Flash技术的FPGA不仅唯一具有ASIC的特征，而且其高安全性、高可靠性、低功耗等特点正是满足我们对于未来FPGA的需求，在计算机、通信、汽车、卫星以及航空航天等领域显示出产品强大的应用前景。

目前，应用FLASH型可编程逻辑器件的核心开关单元结构为Sense-Switch型nFLASH，该结构是由两个共浮栅型基本单元构成，依赖于编程/擦除管控制共享电荷量来实现信号管传输的“开”、“关”态。该结构主要基于体硅CMOS工艺集成，具有工艺简单、集成度高等优点，但nFLASH的浮栅型基本单元抗辐射加固技术难点在于总剂量加固，其受总剂量辐射损伤主要表现为擦/写阈值窗口变窄、场边缘漏电引起源漏漏电及器件之间漏电，前者因总剂量电离效应引起编程态电子发射、擦除态空穴注入导致浮栅电荷损失，后者因总剂量电离效应引起场区SiO₂介质层俘获陷阱电荷导致P衬底场边缘的反型阈值电压降低，目前，该结构的抗总剂量辐射能力约50Krad(Si)，严重限制了其自身了抗固件错误免疫、低功耗、可重构等方面的优势在航空航天领域中的应用。而且，目前该结构主要采用的是FN编程与FN擦除方式，其编程方式的选择给器件高可靠性带来挑战，该结构单元可循环擦/写的次数仅有500次左右，同时，编程时间效率也低。

在公开号为CN107180833A的申请中已经提出了一种具有较高编程效率的抗辐射pFLASH开关单元基本结构和制备方法，但其擦除效率还需进一步提升(擦除时间10ms以上)。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种Sense-Switch型pFLASH阵列结构及其制备方法，其结构紧凑，能提升编程和擦除效率，降低编程和擦除电压，增大抗辐射总剂量加固工艺容宽，与现有CMOS工艺兼容，安全可靠。

按照本发明提供的技术方案，所述Sense-Switch型pFLASH阵列结构，包括若干呈阵列分布的pFLASH开关单元，阵列内的pFLASH开关单元均制备于同一衬底内；每个pFLASH开关单元包括编程/擦除MOS管T1以及与所述编程/擦除MOS管T1呈共浮栅、共控制栅连接配合的信号传输MOS管T2；

衬底内的上部设置N阱，每个pFLASH开关单元内编程/擦除MOS管T1的编程/擦除管有源区、信号传输MOS管T2的信号传输管有源区均位于N阱内，编程/擦除管有源区、信号传输管有源区通过N阱内的有源区隔离体隔离；