[发明专利]三维电容器结构及其制作方法

说明书

本发明提供一种三维电容器结构及其制作方法，结构包括：基底；堆叠结构，包括交替层叠的导电层及介质层，其两侧具有第一台阶结构及第二台阶结构；隔离层，形成于所述堆叠结构上，其形成有第一通孔组及第二通孔组并填充导电材料，第一通孔组通过第一台阶结构实现堆叠结构中奇数级导电层的引出，第二通孔组通过第二台阶结构实现堆叠结构中偶数级导电层的引出；第一电极及第二电极，形成于隔离层上。本发明的三维电容器呈自下而上的导电层与介质层三维堆叠而成，不需要在衬底上刻蚀高深宽比的电容孔及对高深宽比的电容孔的填充，大大降低了工艺难度以及工艺成本。本发明通过控制堆叠的层数可以实现非常高的电容密度。

技术领域

本发明属于半导体集成电路制造领域，特别是涉及一种具有高电容的三维电容器结构及其制作方法。

背景技术

目前，三维硅基电容器的电容密度可达到1.5uf/mm²左右，与传统的片式多层陶瓷电容器MLCC相当。现有的三维硅基电容器的发展方向是通过增加柱状电容的高宽比来增加电容的有效面积。

现有的一种三维硅基电容器的制作方法如图1～图6所示，所述制作方法包括如下步骤：

步骤1)，提供一高导电率的硅衬底101，在所述硅衬底中刻蚀出高深宽比的电容孔102，所述高导电率的硅衬底作为电容器的下极板，如图1所示。

步骤2)，在所述硅衬底101及所述电容孔102的表面形成电容介质层103，如图2所示。

步骤3)，在所述电容孔102中填充导电材料104，作为电容器的上极板，如图3所示。

步骤4)，刻蚀去除多余的导电材料104，如图4所示。

步骤5)，沉积隔离层105，如图5所示。

步骤6)，在所述隔离层105中刻蚀出引出孔106，如图6所示。

上述的制作方法具有以下缺点：

第一，作为电容器下极板的硅衬底必须要具有非常高的导电性能，会大大提高工艺难度及成本。

第二，为了提高电容器的电容，电容孔102需要具有非常高的深宽比，如现有的电容孔的深宽比高达20，会大大提高刻蚀工艺的要求及难度，同时也会对后续填充导电材料104造成较大的困难，大大增加工艺成本，而且容易降低良率。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维电容器结构及其制作方法，用于解决现有技术中高密度电容器的制作方法对工艺要求过高的问题。

为实现上述目的及其他相关目的，本发明提供一种三维电容器结构的制作方法，所述制作方法包括步骤：1)提供一基底，于所述基底上形成堆叠结构，所述堆叠结构包括交替层叠的导电层及介质层；2)于所述堆叠结构的两侧刻蚀出相互对应的第一台阶结构及第二台阶结构，所述第一台阶结构及第二台阶结构包含多级台阶，每级台阶包含自下往上层叠的一介质层及一导电层；3)于所述堆叠结构上形成隔离层，所述隔离层覆盖所述第一台阶结构及第二台阶结构；4)于所述隔离层中形成第一通孔组及第二通孔组，所述第一通孔组连通所述第一台结构中的奇数级的台阶，所述第二通孔组连通所述第二台阶结构中的偶数级的台阶；5)于所述第一通孔组及第二通孔组中填充导电材料，所述第一通孔组通过所述第一台阶结构实现所述堆叠结构中奇数级导电层的引出，所述第二通孔组通过所述第二台阶结构实现所述堆叠结构中偶数级导电层的引出；6)于对应所述第一通孔组的隔离层上制作第一电极，于对应所述第二通孔组的隔离层上制作第二电极。