[发明专利]一种沉积多晶硅薄膜的方法

说明书

本申请提供一种沉积多晶硅薄膜的方法，包括：对于进行过多晶硅沉积的腔体，将该腔体加热到第一预定温度，并向该腔体内通入氮气；以及，将第一衬底放置于所述腔体内，将所述腔体加热到第二预定温度，并向该腔体内通入硅烷气体，以在所述第一衬底表面沉积第一多晶硅薄膜。根据本申请的方法，能够使得前后两次沉积的多晶硅的厚度均匀，提高晶圆良率，并提高生产效率。

技术领域

本申请涉及半导体技术领域，尤其涉及一种沉积多晶硅薄膜的方法。

背景技术

多晶硅是一种晶面取向不同的晶粒组合的单质硅，多晶硅广泛应用于VDMOS、CMOS等制造工艺中。但随着技术发展，越来越多的低应力多晶硅用于半导体晶圆级硅基传感器制造领域。传统工艺中，多晶硅薄膜在620℃条件下沉积，而低应力多晶硅在600℃条件下沉积，以应对于传感器对应力的低应力要求。

多晶硅通过硅烷分解得到。硅烷分解的反应机理一般认为通过以下2步完成：

第一步：180℃时，SIH₄→[SiH₂]+H₂(气相反应为硅烷在气象反应中热分解)

第二步：600℃时，[SIH₂]→Si+H₂,(表面反应为各组分的解离吸附，及固体硅的生成反应)

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

本申请的发明人发现，在基于标准8寸化学气相沉积(LPCVD)炉管TELα-8se机型进行多晶硅沉积时，经常会出现由于沉积的多晶硅膜厚偏移造成多晶硅掺杂后电阻偏离严重的情况，从而导致晶圆良率偏低，甚至晶圆废片。例如，以沉积515nm厚度多晶硅为例，有时，前后两炉沉积形成的多晶硅的膜厚偏差最多可达11.7nm。

本申请的发明人进一步发现，在使用硅烷形成多晶硅的过程中，上述第二步反应的生成物如果不能继续反应，便会以[SiH₂]x的聚合物存在，由此，在腔体的炉管壁上会出现少量[SiH₂]聚合物未完全分解。当腔体中放入下一批晶圆并进行新一次的多晶硅沉积时，炉管壁上沉积的[SiH₂]x聚合物将缓慢分解产生H₂，造成新一次的多晶硅沉积时，在同样沉积压力下，炉管腔体内[SiH₂]含量较正常工艺低，同时会影响到多晶硅沉积厚度，容易出现多晶硅厚度偏移问题。

本申请的发明人通过试验发现，通过延长机台空闲时间，可以改善不同炉次沉积的多晶硅厚度偏移问题，例如，机台空闲时间小于5小时，后续加工炉次的多晶硅厚度和前一个批次相比会低10nm左右(以多晶硅的沉积厚度为515nm为例)；又例如，多晶硅机台空闲时间超过5小时后，不同批次多晶硅沉积厚度的差异逐渐减少，其中，当机台空闲时间超过10小时后，前后炉次膜厚厚度变异减少到2nm以内。

试验表明，以沉积515nm厚度多晶硅为例，如果将机台空闲时间设置得较短，那么前后两批次的多晶硅膜厚偏差最多可达11.7nm。

在上述说明中，机台空闲时间定义为：机台沉积多晶硅时，前后两次沉积晶圆之间的空闲时间。

针对多晶硅沉积时出现的膜厚不均匀问题，虽然可以通过延长机台空闲时间来部分缓解，但是，如果机台空闲时间太长，会降低生产效率，不利于高效率地进行多晶硅沉积。

为了解决上述问题，本申请实施例提供一种沉积多晶硅薄膜的方法，在沉积多晶硅之前，对沉积多晶硅用的腔体进行加热，并向其中通入氮气，从而使反应腔的炉管壁上沉积的[SiH₂]x聚合物分解，避免沉积多晶硅时，受到炉管壁沉积的[SiH2]x聚合物的影响，由此，使得前后两次沉积的多晶硅的厚度均匀，提高晶圆良率，并提高生产效率。