[发明专利]一种晶圆测试方法

说明书

本发明提供了一种晶圆测试方法，在被测晶圆上的芯片并行测试时，当芯片有异常时，将异常芯片的电源管脚电压设定为0v，用以降低异常被测芯片对正常被测芯片测试干扰；在被测晶圆上的芯片串行测试过程中，当有芯片处于闲置状态时，将闲置的被测芯片的信号管脚设定为“保持”状态，用以降低闲置的被测芯片退出测试模式的几率。该晶圆测试方法能有效降低芯片之间的串扰，降低测试中的误载率，提高测试的稳定性，提升晶圆的良率。

技术领域

本发明涉及集成电路测试领域，特别涉及一种嵌入式闪存的晶圆测试方法。

背景技术

晶圆测试(Circuit Probing，CP)也称电路针测，在封装前直接在晶圆(wafer)上对芯片晶粒(die)进行测试，用于验证每个芯片是否符合产品规格。现有技术中为了减低测试成本，提高测试效率，需要不断增加测试同测数，在同测过程中使用并行测试和串行测试两种方法进行测试，但是并行测试中异常芯片会干扰正常芯片，串行测试中闲置的芯片会扰乱被测芯片的运行，而且随着同测次数的增加，芯片与芯片之间串扰与同步性的问题会愈发严重。

发明内容

本发明的目的在于提供一种晶圆测试方法，用于解决多个芯片进行同测而产生的误载问题。

为实现上述目的及其他相关目的，本发明提供了一种晶圆测试方法，根据晶圆测试模式对所述晶圆进行测试，包括：当所述晶圆测试模式为芯片并行测试时，若检测到芯片有异常时，将异常芯片的电源管脚电压设定为0，然后对其他芯片进行测试；当所述测试模式为芯片串行测试时，将除被测芯片外的其他待检测芯片的信号管脚设定为“保持”状态，然后对所述被测芯片进行检测。

优选地，所述串行测试使用探针卡进行测试。

优选地，所述并行测试使用探针卡进行测试。

优选地，所述被测芯片的数量小于或等于所述探针卡一次所能接触的最大芯片数量。

优选地，所述被测芯片的数量大于或等于2个。

优选地，所述被测芯片为嵌入式闪存芯片。

优选地，所述探针卡用于连接测试机与被测芯片。

优选地，所述测试机上设有晶圆测试控制软件。

优选地，所述晶圆测试控制软件控制异常芯片的电源管脚电压设定为 0。

优选地，所述晶圆测试控制软件控制闲置的被测芯片的信号管脚设定为“保持”状态。

综上所述，本发明提供的晶圆测试方法中，被测芯片为两个及两个以上，在被测芯片并行测试过程中，当被测芯片有异常时，将异常芯片的电源管脚电压设定为0，用以降低异常被测芯片对正常被测芯片测试干扰；在被测芯片串行测试过程中，当有被测芯片处于闲置状态时，将闲置的被测芯片的信号管脚变为“保持”状态，用以降低闲置的被测芯片退出测试模式的几率，减少了芯片之间的串扰，解决了芯片的误载问题。

附图说明

图1为本发明实施例一的晶圆并行测试流程图；

图2为本发明实施例一的晶圆串行测试流程图；

具体实施方式

本发明的核心思想在于提供一种晶圆测试方法，降低多个芯片在测试时，芯片之间不会串扰，从而使芯片出现误载现象。

为使本发明的目的、优点和特征更加清楚，以下结合附图1和2对本发明提出的晶圆测试方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一