[发明专利]半导体器件及其制造方法

说明书

本公开提供一种半导体器件及其制造方法，涉及晶圆封装测试技术领域。该半导体器件包括：基底；电介质层，位于远离所述基底的一侧面上；位于所述电介质层上的焊盘；陷阱，形成于所述焊盘中，以便将所述焊盘划分为焊接焊盘和测试焊盘。在焊盘中形成陷阱，将焊盘划分为焊接焊盘和测试焊盘，使得探针伤害的区域与焊接焊盘不会相互影响，提升芯片的良率与稳定性。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体器件及其制造方法。

背景技术

随着半导体技术的发展，半导体器件在生产和生活中的应用越来越广泛。半导体器件，例如芯片等，通常需要设计焊盘，利用焊盘实现与外部的连接。然而，焊盘与外部连接线经常出现连接不稳定的问题，影响了焊盘与外部其他半导体部件的电性连接，降低了半导体器件的良率和稳定性。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种半导体器件及其制造方法，至少在一定程度上克服由于相关技术的限制和缺陷而导致的半导体器件不稳定的技术问题。

根据本公开的一个方面，提供一种半导体器件，包括：

基底；

电介质层，位于所述基底的一侧面上；

焊盘，位于所述电介质层远离所述基底的表面；

陷阱，形成于所述焊盘中，从而将所述焊盘划分为焊接焊盘和测试焊盘。

在实施例中，所述陷阱为矩形或倒梯形，所述陷阱的宽度为1um～20um，所述陷阱的长度为30um～80um，所述陷阱的高度为100nm～6um。

在实施例中，基底包括配线层，所述配线层包括焊接配线，所述焊接配线通过穿过所述电介质层的导电柱与所述焊接焊盘连接。

在实施例中，该半导体器件还包括保护层，位于所述电介质层远离所述基底的一侧，且暴露出所述焊盘。

在实施例中，所述保护层的材料为聚酰亚胺、正硅酸乙酯中的一种或多种组合。

在实施例中，该半导体器件还包括位于所述保护层和电介质层之间的钝化层。

在实施例中，所述陷阱的侧壁上形成有钝化层。

在实施例中，所述陷阱的侧壁未覆盖有钝化层。

在实施例中，所述焊盘的材料为铜、铝、钨、钛、金、银中的一种或者上述材料的合金。

根据本公开的另一方面，提供一种半导体器件制造方法，包括：

提供基底；

在所述基底上形成电介质层；

形成位于所述电介质层上的焊盘层；

通过刻蚀在所述焊盘层中形成陷阱，从而通过所述陷阱将所述焊盘层划分为焊接焊盘和测试焊盘。

在实施例中，通过刻蚀在所述焊盘层中形成陷阱包括：

在所述电介质层远离所述基底的表面形成一光刻胶层；

通过掩膜板进行曝光，将所述掩膜板的图案转移到所述光刻胶层；

显影，使得所述光刻胶层暴露出待开设所述陷阱的区域；

刻蚀，在所述待开设所述陷阱的区域形成所述陷阱；

去除所述光刻胶层。

在实施例中，所述通过刻蚀在所述焊盘层中形成陷阱包括：