[发明专利]一种集成电路保护结构及其制作方法有效
申请号: | 201910283403.4 | 申请日: | 2019-04-10 |
公开(公告)号: | CN110021573B | 公开(公告)日: | 2020-07-31 |
发明(设计)人: | 肖金华;范鲁明;彭进;郑祖辉 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L23/48 | 分类号: | H01L23/48;H01L23/528;H01L23/02;H01L21/768 |
代理公司: | 北京汉之知识产权代理事务所(普通合伙) 11479 | 代理人: | 陈敏 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 集成电路 保护 结构 及其 制作方法 | ||
1.一种集成电路保护结构,所述集成电路保护结构包括至少一圈环状结构,其特征在于,所述环状结构包括:
第一互连层,包括至少一个导电部;
通孔层,包括至少一个导电通孔,所述导电通孔连接于所述导电部上方,且所述导电通孔的中心偏离所述导电部的中心;
第二互连层,包括至少一条导电线,所述导电线连接于所述导电通孔上方;
其中,所述第一互连层包括接触层,所述接触层属于孔层,所述导电部包括接触插塞,所述通孔层包括零层通孔层,所述导电通孔包括零层导电通孔,所述第二互连层包括第一层金属层,所述导电线包括第一层金属线;
至少一所述导电部中具有孔洞,所述导电通孔完全避开或部分避开所述孔洞。
2.根据权利要求1所述的集成电路保护结构,其特征在于:所述环状结构包括多层互连层,所述第一互连层与所述第二互连层分别是最底层互连层及次底层互连层。
3.根据权利要求1所述的集成电路保护结构,其特征在于:所述集成电路保护结构包括至少两圈所述环状结构,各所述环状结构由内而外依次排列,其中,各所述环状结构的所述导电通孔均往所述环状结构的内侧方向偏离。
4.根据权利要求1所述的集成电路保护结构,其特征在于:所述集成电路保护结构包括至少两圈所述环状结构,各所述环状结构由内而外依次排列,其中,各所述环状结构的所述导电通孔均往所述环状结构的外侧方向偏离。
5.根据权利要求1所述的集成电路保护结构,其特征在于:所述集成电路保护结构包括至少两圈所述环状结构,各所述环状结构由内而外依次排列,其中,至少一所述环状结构的所述导电通孔往所述环状结构的内侧方向偏离,至少一所述环状结构的所述导电通孔往所述环状结构的外侧方向偏离。
6.根据权利要求1所述的集成电路保护结构,其特征在于:至少一所述导电部上设有两个导电通孔,其中一所述导电通孔往所述环状结构的内侧方向偏离所述导电部的中心,另一所述导电通孔往所述环状结构的外侧方向偏离所述导电部的中心。
7.根据权利要求1所述的集成电路保护结构,其特征在于:所述导电通孔的宽度小于所述导电部的宽度的一半。
8.根据权利要求1所述的集成电路保护结构,其特征在于:所述集成电路保护结构位于芯片外围与切割道之间,作为密封环。
9.根据权利要求1所述的集成电路保护结构,其特征在于:所述集成电路保护结构位于芯片内部,作为保护环。
10.根据权利要求8或9所述的集成电路保护结构,其特征在于:所述芯片包括三维NAND闪存。
11.一种集成电路保护结构的制作方法,所述集成电路保护结构包括至少一圈环状结构,其特征在于,所述环状结构的制作方法包括以下步骤:
形成第一互连层,所述第一互连层包括至少一个导电部;
形成通孔层于所述第一互连层上方,所述通孔层包括至少一个导电通孔,所述导电通孔连接于所述导电部上方,且所述导电通孔的中心偏离所述导电部的中心;
形成第二互连层于所述通孔层上方,所述第二互连层包括至少一条导电线,所述导电线连接于所述导电通孔上方;
其中,所述第一互连层包括接触层,所述接触层属于孔层,所述导电部包括接触插塞,所述通孔层包括零层通孔层,所述导电通孔包括零层导电通孔,所述第二互连层包括第一层金属层,所述导电线包括第一层金属线;
至少一所述导电部中具有孔洞,所述导电通孔完全避开或部分避开所述孔洞。
12.根据权利要求11所述的集成电路保护结构的制作方法,其特征在于:所述环状结构包括多层互连层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910283403.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:堆叠式封装结构及其制造方法
- 下一篇:半导体器件结构及其制造方法