[发明专利]一种动态随机存储器数据传输通道

权利要求书

1.一种动态随机存储器数据传输通道，包括多条数据传输线，其特征是每条数据传输线由多个串行连接的双向缓冲器组成，每一组双向缓冲器对应一个存储块；其中串行连接的双向缓冲器由两个缓冲器构成，第一缓冲器的输出连接到第二缓冲器的输出，第二缓冲器的输出连接到第一缓冲器。

2.一种动态随机存储器数据传输通道，包括多条数据传输线；其特征是每条数据传输线由多个串行连接的双向缓冲器组成，每两个双向缓冲器之间有一个锁存器，每一个双向缓冲器对应一个存储块。

3.根据权利要求1或2所述的动态随机存储器数据传输通道，其特征是所述的双向缓冲器由两个缓冲器构成，第一缓冲器的输出连接到第二缓冲器的输出，第二缓冲器的输出连接到第一缓冲器的输入。

4.根据权利要求1或2所述的动态随机存储器数据传输通道，其特征是所述的数据传输线有读和写两个方向，读方向是从存储阵列将存储单元读出的一比特的数据传输到输入输出块；写方向是将外部焊盘输入的一比特的数据传输到存储阵列。

5.根据权利要求1或2所述的动态随机存储器数据传输通道，其特征是所述的缓冲器包括与非门，或非门，PMOS以及NMOS，输入信号连接到与非门的第一输入，使能信号连接到非门的第二输入，与非门的输出连接到PMOS 的栅，输入信号连接到或非门的第一输入，使能信号的反相信号连接到或非门的第二输入，或非门的输出连接到NMOS的栅，PMOS 的漏端与NMOS 的漏端相互连接并连接到输出信号。

6.根据权利要求1或2所述的动态随机存储器数据传输通道，其特征是所述的缓冲器包括反相器、 第一PMOS 、第二PMOS、第一NMOS以及第二NMOS，输入信号连接到反相器的输入，反相器的输出连接到第二PMOS和第一NMOS的栅，使能信号的反相信号连接到第一PMOS的栅端，第一PMOS的漏端与第二PMOS的源端连接，第二PMOS的漏端与第一NMOS的漏端相互连接并连接到输出信号，第一NMOS的源端与第二NMOS的漏端连接，使能信号连接到第二NMOS的栅端。

7.根据权利要求2所述的动态随机存储器数据传输通道，其特征是所述的锁存器包括第一反相器和第二反相器，以及NMOS ，一个上电信号被加到NMOS 的栅上，

NMOS 的漏端连接第一反相器的输入端和第二反相器的输出端，产生读写数据信号，第一反相器的输出接到第二反相器的输入。

8.根据权利要求2所述的动态随机存储器数据传输通道，其特征是所述的锁存器还包括第一反相器和第二反相器，以及PMOS，上电信号被加到PMOS的栅上，PMOS的源连接第一反相器的输入端和第二反相器的输出端，产生读写数据信号，第一反相器的输出接到第二反相器的输入。

9.根据权利要求2所述的动态随机存储器数据传输通道，其特征是所述的的锁存器包括反相器和与非门，上电信号被输入到与非门的第二输入，反相器的输出被输入到与非门的第一输入，反相器的输入和与非门的输出连接在一起，产生读写数据信号。

10.根据权利要求2所述的动态随机存储器数据传输通道，其特征是所述的锁存器包括反相器和或非门，上电信号被输入到或非门的第二输入，反相器的输出被输入到或非门的第一输入，反相器的输入和或非门的输出连接在一起，产生读写数据信号。

11.根据权利要求3所述的动态随机存储器数据传输通道，其特征是所述的缓冲器需要通过缓冲激活电路来激活。

12.根据权利要求11所述的动态随机存储器数据传输通道，其特征是所述的缓冲激活电路包括：包括串行连接第一或门、第二或门、第三或门、第四或门、第一缓冲器、第二缓冲器、第三缓冲器、第四缓冲器，第一或门、第二或门、第三或门、第四或门的每个输出分别连接到第一缓冲器、第二缓冲器、第三缓冲器、第四缓冲器，以激活或禁用各自的缓冲器。