[发明专利]电子写入可擦除可重写只读存储器的低压快速擦除方法

说明书

一种电子写入可擦除可重写只读存储器的低压快速擦除方法，此电子写入可擦除可重写只读存储器在半导体基板上设置有晶体管结构，且晶体管结构具有第一导电栅极，同时，于第一导电栅极与源极和漏极交界处之半导体基板内或源极和漏极之离子掺杂区内更植入有同型离子，以增加该区域内的离子浓度，以降低擦除之电压差，同时，藉由本发明对应元件提出之擦除方法，包括将漏极或源极设定为浮接之条件，进而可达到大量存储单元之快速擦除。本发明除了可以应用于单栅极晶体管结构之外，更适用于具有浮接栅极结构之电子写入可擦除可重写只读存储器。

技术领域

本发明是有关一种电子写入可擦除可重写只读存储器技术，特别是关于一种电子写入可擦除可重写只读存储器的低压快速擦除方法。

背景技术

在电脑资讯产品发达的现今，电子式可擦除可编程只读存储器(ElectricallyErasable Programmable Read Only Memory，EEPROM)以及快闪存储器(Flash)等非易失性存储器都是一种可以通过电子方式多次重写的半导体储存装置，只需特定电压来擦除存储器内的数据，以便写入新的数据，且在电源关掉后数据并不会消失，所以被广泛使用于各式电子产品上。

由于非易失性存储器系为可编程的，其系利用储存电荷来改变存储器之晶体管的栅极电压，或不储存电荷以留下原存储器之晶体管的栅极电压。擦除操作则是将储存在非易失性存储器中之电荷移除，使得非易失性存储器回到原存储器之晶体管之栅极电压。对于目前之非易失性存储器，擦除时都需要高电压差，此将会造成面积的增加以及制程的复杂度增加。

有鉴于此，本申请人系针对上述现有技术之缺失，特别提出一种低电流低电压差之电子写入可擦除可重写只读存储器，经过进一步潜心的研究，更对于此存储器架构提出一种低压且快速的擦除方法。

发明内容

本发明之主要目的在于提供一种电子写入可擦除可重写只读存储器的低压快速擦除方法，其使用电子写入可擦除可重写只读存储器，并对于此存储器利用离子植入浓度的增加来增加晶体管或是基板与栅极间之电场，以藉此降低擦除之电压差；同时，藉由本发明之擦除条件，将源极或漏极设定为浮接，可达到大量存储单元(memory cell)的快速擦除之功效。

为达到上述目的，本发明遂提出一种电子写入可擦除可重写只读存储器的低压快速擦除方法，应用于电子写入可擦除可重写只读存储器，此电子写入可擦除可重写只读存储器主要包括有一半导体基板，其上设置有至少一晶体管结构，此晶体管结构包括有一第一介电层位于半导体基板表面，一第一导电栅极设置于第一介电层上，以及至少二第一离子掺杂区分别位于半导体基板内且位于第一导电栅极之二侧，以分别作为源极和漏极；其中，利用离子植入方式于第一导电栅极与源极和漏极交界处之半导体基板内或第一离子掺杂区内更进一步植入有同型离子，以增加其离子浓度，来降低擦除之电压差。

当然，除了上述之单栅极晶体管结构之外，本发明亦适用于浮接栅极结构，因此除了前述之晶体管结构之外，更包括一电容结构系位于半导体基板表面且与此晶体管相隔离，此电容结构包含有一第二离子掺杂区位于半导体基板内，一第二介电层位于第二离子掺杂区表面，以及一第二导电栅极迭设于第二介电层上，且第二导电栅极系电性连接第一导电栅极，以作为浮接栅极。

承上，不管是单栅极晶体管结构或是浮接栅极结构，其中植入的同型离子可增加半导体基板内或第一离子掺杂区内之离子浓度的1至10倍。

其中，本发明上述之晶体管结构为N型晶体管时，第一离子掺杂区或第二离子掺杂区为N型掺杂区，且半导体基板为P型半导体基板或是具有P型阱的半导体基板。当上述之晶体管结构为P型晶体管时，第一离子掺杂区或第二离子掺杂区为P型掺杂区，且半导体基板为N型半导体基板或是具有N型阱的半导体基板。

不管是单栅极结构或是浮接栅极结构，由于增加离子浓度的区域不同以及晶体管的类型不同，对应有不同的操作方法。