[发明专利]一种多余度模块同步方法及装置

权利要求书

1.一种多余度模块同步方法，其特征在于，应用于两个以上余度模块，所述方法包括：

针对每个余度模块，每次到达任务周期的起始时间点，该余度模块的第一同步电路向其他余度模块的第一同步电路发送逻辑电平，所述第一同步电路是指每个余度模块的处理器中的同步电路；

在所述起始时间点之后的第一预设时间段内，如果每个余度模块的第一同步电路均接收到其他余度模块各自的第一同步电路发送的逻辑电平，则判定第一次握手同步成功；

在所述第一次握手结束时，针对每一余度模块，该余度模块的第一同步电路向其他余度模块的第一同步电路发送与所述逻辑电平表示逻辑相反的电平，并将所述与所述逻辑电平表示逻辑相反的电平，作为相反电平；

在第一次握手结束时刻之后的第二预设时间段内，如果每个余度模块的第一同步电路均接收到其他余度模块各自的第一同步电路发送的所述相反电平，则判定第二次握手同步成功。

2.如权利要求1所述的方法，其特征在于，在所述针对每一余度模块，每次到达任务周期的起始时间点，该余度模块的第一同步电路向其他余度模块的第一同步电路发送逻辑电平之前，所述方法还包括：

针对每个余度模块，在该余度模块上电时，该余度模块的第一同步电路向其他余度模块的第一同步电路发送逻辑电平；

在上电时刻之后的第三预设时间段内，如果每个余度模块的第一同步电路均接收到其他余度模块各自的第一同步电路发送的逻辑电平，则判定第一次握手同步成功；

在所述第一次握手结束时，针对每一余度模块，该余度模块的第一同步电路向其他余度模块的第一同步电路发送与所述逻辑电平表示逻辑相反的电平，并将所述与所述逻辑电平表示逻辑相反的电平，作为相反电平；

在第一次握手结束时刻之后的第四预设时间段内，如果每个余度模块的第一同步电路均接收到其他余度模块各自的第一同步电路发送的所述相反电平，则判定第二次握手同步成功。

3.如权利要求1或2所述的方法，其特征在于，所述方法还包括：

如果至少有一个余度模块的第一同步电路未接收到其他余度模块各自的第一同步电路发送的逻辑电平，则判定第一次握手同步失败，并记录故障，其中，所述故障包含：未接收到其他余度模块各自的第一同步电路发送的逻辑电平的余度模块。

4.如权利要求1或2所述的方法，其特征在于，所述方法还包括：

如果至少有一个余度模块的第一同步电路未接收到其他余度模块各自的第一同步电路发送的所述相反电平，则判定第二次握手同步失败，并记录故障。

5.一种多余度模块同步装置，其特征在于，所述装置还包括：

第一控制模块，用于针对每个余度模块，每次到达任务周期的起始时间点，该余度模块的第一同步电路向其他余度模块的第一同步电路发送逻辑电平，所述第一同步电路是指每个余度模块的处理器中的同步电路；

第一判断模块，用于在所述起始时间点之后的第一预设时间段内，如果每个余度模块的第一同步电路均接收到其他余度模块各自的第一同步电路发送的逻辑电平，则判定第一次握手同步成功；

第二控制模块，用于在所述第一次握手结束时，针对每一余度模块，该余度模块的第一同步电路向其他余度模块的第一同步电路发送与所述逻辑电平表示逻辑相反的电平，并将所述与所述逻辑电平表示逻辑相反的电平，作为相反电平；

第二判断模块，用于在第一次握手结束时刻之后的第二预设时间段内，如果每个余度模块的第一同步电路均接收到其他余度模块各自的第一同步电路发送的所述相反电平，则判定第二次握手同步成功。