[发明专利]制作半导体装置的方法

说明书

本公开提供了一种制作半导体装置的方法，该方法与结构以用于掺杂p型金属氧化物半导体及/或n型金属氧化物半导体鳍状场效晶体管装置的源极/漏极区。在一些实施例中，方法包括：提供基板，其包括自基板延伸的鳍状物。在一些例子中，鳍状物包括通道区，多个源极/漏极区与通道区相邻并位于通道区的两侧上，栅极结构位于通道区上，以及主要间隔物位于栅极结构的侧壁上。在一些实施例中，形成多个接点开口，以提供通路至源极/漏极区，其中形成接点开口的步骤可蚀刻主要间隔物的一部分。在形成接点开口之后，可进行间隔物沉积与蚀刻工艺。在一些例子中，在进行间隔物沉积与蚀刻工艺之后，形成硅化物层于源极/漏极区上并接触源极/漏极区。

技术领域

本公开实施例关于掺杂金属氧化物半导体装置所用的源极/漏极区。

背景技术

电子产业经历对更小和更快的电子装置不断增长的需求，且这些电子装置同时支援更多日益复杂的功能。综上所述，半导体产业中持续的趋势为制作低成本、高效能、与低功率的集成电路。通过缩小半导体集成电路尺寸(如最小化结构尺寸)，已完成大部分上述目标，进而改善产能并降低相关成本。然而尺寸缩小亦会增加半导体工艺的复杂性。如此一来，实施半导体集成电路与装置的持续进展，需要在半导体工艺与技术具有类似进展。

近来采用的多栅极装置可增加栅极-通道耦合、减少闭路状态电流、及减少短通道效应以改善栅极控制。采用的多栅极装置的一为鳍状场效晶体管。鳍状场效晶体管的名称来自于由基板上延伸的鳍状结构，其可用于形成场效晶体管的通道。鳍状场效晶体管可与现有的互补式金属氧化物半导体工艺相容，且其三维结构可在尺寸更紧密时维持栅极控制并缓和短通道效应。然而这些进阶装置可能存在新的挑战。实际上，最紧迫的现有挑战的一为降低源极/漏极接点电阻。在至少一些例子中，可增加源极/漏极掺杂以降低接点电阻。然而源极/漏极离子布植可能造成掺质拖曳(即使采用预非晶化布植)，这会使临界电压偏移或其他短通道效应。举例来说，p型金属氧化物半导体源极/漏极区的硼掺杂可能造成掺杂拖曳与临界电压偏移。对n型金属氧化物半导体源极/漏极区而言，其可掺杂磷或砷，且增加掺杂以降低源极/漏极电阻的优点受限于：(i)工艺所能达到的最大掺质浓度；(ii)n型金属氧化物半导体掺质参与后续的硅化物(如钛硅化物)的反应/形成；以及(iii)重掺杂的源极/漏极导致短通道效应。

因此，现有技术无法完全满足所有方面。

发明内容

本公开一实施例提供的制作半导体装置的方法，包括：提供基板，其包括自基板延伸的鳍状物，其中鳍状物包括通道区，其中多个源极/漏极区与通道区相邻并位于通道区的两侧上，其中栅极结构位于通道区上，以及其中主要间隔物位于栅极结构的侧壁上；形成多个接点开口，以提供通路至源极/漏极区，其中形成接点开口的步骤蚀刻主要间隔物的部分；在形成接点开口之后，进行间隔物沉积与蚀刻工艺；以及在进行间隔物沉积与蚀刻工艺之后，形成硅化物层于源极/漏极区上并接触源极/漏极区。

附图说明

图1是本公开一或多个实施例中，鳍状场效晶体管的透视图。

图2是一实施例中，鳍状场效晶体管沿着图1的剖面AA’的剖视图。

图3是本公开一或多个实施例中，制作鳍状场效晶体管装置的方法的流程图。

图4A、4B、4C、4D、与4E是依据图3的方法300的一或多个步骤制作的例示性装置的剖视图。

图5是本公开一或多个实施例中，制作鳍状场效晶体管装置的另一方法的流程图。

图6A、6B、6C、6D、与6E是依据图5的方法500的一或多个步骤制作的例示性装置的剖视图。

图7是本公开一或多个实施例中，制作鳍状场效晶体管装置的另一方法的流程图。

图8是例示性的二次离子质谱数据，其包含离子布植工艺所用的二次离子质谱轮廓与等离子体掺杂工艺所用的二次离子质谱轮廓。