[发明专利]一种以太网电口时钟同步方法、系统和装置

说明书

本发明涉及网络通信领域，特别是涉及一种以太网电口时钟同步方法、系统和装置。其中以太网电口时钟同步方法，包括以下步骤：系统接收数据时，本侧PHY和FPGA恢复出接收到的数据包中的时钟信号，并将数据包转换为包含恢复校准后的时钟信号的SGMII数据，发送给系统；系统发送数据时，系统的MAC发出的包含时钟信号的SGMII数据，经本侧FPGA和PHY逐级恢复并传输，转换为包含时钟信号的数据包，传送至线路侧。本发明通过在电口模块中集成FPGA，利用FPGA的时钟恢复和数据传输功能，使用FPGA对SGMII数据中的时钟信号进行提取、恢复、传递，使同步时钟信号能够随数据包在进行通信的多个系统间传递并恢复，在不改变电口模块原有外部接口和通信协议的基础上，达到电口时钟同步的目的。

【技术领域】

本发明涉及网络通信领域，特别是涉及一种以太网电口时钟同步方法、系统和装置。

【背景技术】

近年来数据与接入应用中可插拔的电口模块非常普及，电口模块可以直接插入交换机的相应插槽，便于维护和系统扩展，电口模块内部自带晶振，在工作的时候系统侧MAC数据传输给模块，模块内置的PHY芯片对SGMII数据流打包成以太网帧，经过隔离变压处理之后输给线路侧网线传送出去。线路侧的以太网帧数据经过网线接入隔离变压网络，输送给PHY的MDI层和PCS层之后，以SGMII格式经过金手指传送系统侧的MAC。

以太网远端设备需要保持和本地系统时钟同源，实现同步以太网的相关功能。现有可插拔的电口模块内置晶振，所以发射到线路侧的信号携带的是模块内置晶振的时钟信息。即使有具备支持恢复线路侧时钟的PHY，但是SFP金手指并没有定义时钟输入脚和时钟输出脚，所以必须要电口模块内部具备分别从系统侧和线路侧恢复时钟并对数据进行重新译码编码的能力。

鉴于此，如何克服该现有技术所存在的缺陷，使电口模块同时具备从系统侧和线路侧获得同步时钟信号，并对本侧所有相关设备进行时钟同步校准的功能，提供具备时钟同步恢复功能且稳定易用的电口模块，是本技术领域亟待解决的问题。

【发明内容】

针对现有技术的以上缺陷或改进需求，本发明解决了原有电口模块无法分别从线路侧和数据侧恢复时钟信号，并将恢复出的时钟信号传递至下一级设备的问题。

本发明实施例采用如下技术方案:

第一方面，本发明提供了一种以太网电口时钟同步方法，包括以下步骤：在第一系统处于数据接收时，所述第一PHY接收线路侧发出的第一数据包，并恢复出所述第一数据包中的第一时钟信号；所述第一PHY根据第一时钟信号，将所述第一数据包内容转换为第一SGMII数据；所述第一PHY将所述第一SGMII数据和第一时钟信号传输给第一FPGA，所述第一FPGA根据所述第一时钟信号校准第一SGMII数据的时钟后，将校准后的第一SGMII数据转发给第一系统的MAC；在第一系统处于数据发送时，第一系统的MAC发出的第二SGMII数据进入第一FPGA，所述第一FPGA恢复出所述第二SGMII数据中的第二时钟信号，所述第二时钟信号输入至位于与所述第一FPGA相连的第一PHY，以便所述第一PHY将所述第二时钟信号更新为自身的时钟信号，所述第一PHY根据更新后的时钟信号，将第二SGMII数据转换为线路侧传输的第二数据包。

优选的：所述第一系统为Master-Slave模式中的Slave端，则所述第一系统接收到的线路侧过来的第一数据包源自网络中的第二系统，其中，所述第二系统为Master端；则所述第二数据包的接收端为所述第二系统，其中，所述第一系统生成的第二SGMII数据中的第二时钟信号与所述第一SGMII数据中的第一时钟信号相同。

优选的：所述第一PHY在第一系统与第二系统建立Master-Slave模式连接的时候，确定为所述Slave端。

优选的：所述第一系统在通电启动后，第一系统的MAC便向所述第一FPGA发送默认SGMII数据，以便所述第一FPGA从所述默认SGMII数据恢复出供第一PHY使用的时钟信号。