[发明专利]一种以太网电口时钟同步方法、系统和装置

权利要求书

1.一种以太网电口时钟同步方法，其特征在于，包括以下步骤：

在第一系统处于数据接收时，第一PHY接收线路侧发出的第一数据包，并恢复出所述第一数据包中的第一时钟信号；所述第一PHY根据第一时钟信号，将所述第一数据包内容转换为第一SGMII数据；所述第一PHY将所述第一SGMII数据和第一时钟信号传输给第一FPGA，所述第一FPGA根据所述第一时钟信号校准第一SGMII数据的时钟后，将校准后的第一SGMII数据转发给第一系统的MAC；

在第一系统处于数据发送时，第一系统的MAC发出的第二SGMII数据进入第一FPGA，所述第一FPGA恢复出所述第二SGMII数据中的第二时钟信号，所述第二时钟信号输入至位于与所述第一FPGA相连的第一PHY，以便所述第一PHY将所述第二时钟信号更新为自身的时钟信号，所述第一PHY根据更新后的时钟信号，将第二SGMII数据转换为线路侧传输的第二数据包。

2.根据权利要求1所述以太网电口时钟同步方法，其特征在于：

所述第一系统为Master-Slave模式中的Slave端，则所述第一系统接收到的线路侧过来的第一数据包源自网络中的第二系统，其中，所述第二系统为Master端；

则所述第二数据包的接收端为所述第二系统，其中，所述第一系统生成的第二SGMII数据中的第二时钟信号与所述第一SGMII数据中的第一时钟信号相同。

3.根据权利要求2所述以太网电口时钟同步方法，其特征在于：

所述第一PHY在第一系统与第二系统建立Master-Slave模式连接的时候，确定为所述Slave端。

4.根据权利要求1-3任一所述以太网电口时钟同步方法，其特征在于，所述第一系统在通电启动后，第一系统的MAC便向所述第一FPGA发送默认SGMII数据，以便所述第一FPGA从所述默认SGMII数据恢复出供第一PHY使用的时钟信号。

5.一种以太网电口时钟同步方法，其特征在于，第二系统为Master-Slave模式中的Master端，则方法包括：

在第二系统处于数据发送时，第二系统的MAC发出的第三SGMII数据进入第二FPGA，所述第二FPGA恢复出所述第三SGMII数据中的第三时钟信号，所述第三时钟信号输入至位于与所述第二FPGA相连的第二PHY，以便所述第二PHY将所述第三时钟信号设定为自身的时钟信号，所述第二PHY根据所述时钟信号，将第三SGMII数据转换为线路侧传输的第三数据包；

在第二系统处于数据接收时，所述第二PHY接收线路侧过来的第四数据包，所述第二PHY根据所述时钟信号，将所述第四数据包内容转换为第四SGMII数据；所述第二PHY将所述第四SGMII数据传输给所述第二FPGA，所述第二FPGA将所述第四SGMII数据透传给第二系统的MAC。

6.根据权利要求5所述以太网电口时钟同步方法，其特征在于，所述第二FPGA根据所述第四SGMII数据透传给第二系统的MAC，预先包括：

根据第二系统的Master端设定，所述第二FPGA的SGMII层预先被设置为环回模式，以便所述第二FPGA将所述第四SGMII数据透传给第二系统的MAC。

7.根据权利要求5所述以太网电口时钟同步方法，其特征在于，所述第二FPGA恢复出所述第三SGMII数据中的第三时钟信号，具体包括：

第二FPAG从第三SGMII数据恢复出125M时钟信号，再经1/5分频处理得到25M的第三时钟信号，然后通过与PHY的连接端口，发送给PHY。