[发明专利]反相电路

说明书

本公开涉及反相电路。一种反相器包括半导体衬底。Z²‑FET开关设置在半导体衬底的第一表面处，并且又一开关设置在半导体衬底的第一表面处。又一开关和Z²‑FET开关具有耦合在第一参考端子和第二参考端子之间的电流路径。

相关申请的交叉引用

本申请要求2018年3月13日提交的法国专利申请第1852165号的优先权，该申请通过引用合并于此。

技术领域

本公开总的来说涉及诸如反相电路的电子电路。

背景技术

反相电路或反相器是能够使信号反相的电路。这种电路是包括晶体管的组件。

发明内容

本发明总的来说涉及电子电路，更具体地，涉及逻辑电路。具体实施例应用于形成反相器。

一个实施例提供了一种包括Z²-FET开关的反相器。

根据一个实施例，Z²-FET开关的第一栅极耦合至施加第一电位的第一端子。

根据一个实施例，Z²-FET开关为N型。

根据一个实施例，Z²-FET开关为P型。

根据一个实施例，该反相器包括至少两个Z²-FET开关。

根据一个实施例，第一开关是N型Z²-FET开关，以及第二开关是P型Z²-FET开关。

根据一个实施例，第一开关的阳极耦合至施加第二电位的第二端子且阴极耦合至施加第三电位的第三端子，以及第二开关的阳极耦合至第二端子且阴极耦合至施加第四电位的第四端子。

根据一个实施例，第二电位是电源电位。

根据一个实施例，第四电位是参考电位。

根据一个实施例，参考电位是地。

根据一个实施例，每个Z²-FET开关都包括第二栅极。

根据一个实施例，第二栅极位于与第一栅极位于其上的表面相对的表面上。

根据一个实施例，第二栅极包括N型掺杂部分和P型掺杂部分。

根据一个实施例，P型掺杂部分耦合至施加第五正电位的第五端子，以及N型掺杂部分耦合至施加第六负电位的第六端子。

根据一个实施例，每个Z²-FET开关都在衬底上包括阳极区、阴极区、将阳极区与阴极区分开的P型掺杂区以及位于P型掺杂区顶部且与P型掺杂区的一部分接触的绝缘栅极区。

将在下面结合附图的具体实施例的非限制性描述中详细讨论前述和其他特征以及优点。

附图说明

图1是示出N型Z²-FET开关的简化截面图；

图2是示出P型Z²-FET开关的简化截面图；

图3是反相器的一个实施例的电路图；以及

图4是反相器的另一个实施例的电路图。

具体实施方式

在不同的附图中，相同的元件用相同的参考数字表示。为了清楚，仅示出并详细描述有助于理解所述实施例的那些步骤和元件。