[发明专利]一种基于FPGA的SDRAM驱动器设计方法

说明书

本发明公开了一种用于核电厂多样化系统的基于FPGA的SDRAM驱动器设计方法，本发明基于FPGA进行SDRAM驱动器设计，充分利用FPGA的高速、并行、片上块状RAM多等特点，使用了横向地址生成方法，使得对SDRAM的数据访问速度提升明显。另外，本发明提供完善的控制机制和接口缓冲功能。本发明使得核电厂多样化系统中使用SDRAM的数据存取性能显著提升，有效减小了上层应用功能的时间开销、降低了设计复杂度，提高了系统的整体性能。

技术领域

本发明涉及SDRAM驱动器，具体涉及一种核电厂多样化系统中使用的基于FPGA技术的SDARM驱动器设计方法。

背景技术

多样化系统是核电厂仪控平台的重要组成部分，用于解决共因故障，实现纵深防御。在全FPGA架构下的多样化系统中，主控单元FPGA会汇聚大量的控制指令和状态数据。目前，较为普遍的数据暂存是采用FPGA驱动SDRAM的形式来实现。现有SDRAM地址空间大都采用bank地址连续的方式，使得其突发访问能力不强。同时，现有的SDRAM驱动器仅提供时序驱动能力，而不具备数据管理能力，增加了上层应用功能的复杂度，难以满足核电厂多样化系统的要求。

发明内容

为了解决上述现有技术存在的技术问题，本发明提供了一种基于FPGA的SDRAM驱动器设计方法，本发明利用FPGA芯片技术，构建一个专用的SDRAM驱动器。该驱动器具备完善的SDRAM时序接口、接口缓冲和高效的数据突发访问能力。该驱动器作为一个通用的模块能够方便且灵活的被核电厂多样化系统使用。

本发明通过下述技术方案实现：

一种基于FPGA的SDRAM驱动器设计方法，用于核电厂多样化系统，该方法采用横向地址生成方法生成SDRAM的逻辑地址，对SDRAM进行访问时能够同时激活SDARM内部所有存储块的相同行或者不同行。

进一步，所述横向地址生成方法是逻辑地址按照行地址进行生成，具体是：将SDARM内部所有存储块的每一个行地址组合成一个扩充后的行地址，其中，行地址作为逻辑地址的高位，进行基于行地址的寻址。

进一步，该方法还提供对SDARM访问的数据缓冲接口，包括两个512×16的双端口RAM，分别用于写访问请求数据/地址缓存和读访问数据缓存。

进一步，该方法对SDARM进行访问控制包括：上电初始化控制、自刷新控制、激活控制、读/写访问及访问控制和自刷新冲突处理。

进一步，该方法对SDARM进行访问控制的控制状态包括：

“Initial”状态：上电初始化SDARM；

“WORK_IDLE”状态：如果没有访问请求输入时，停留在此状态，执行定时自刷新，防止SDRAM内部的电容丢失电荷导致数据丢失；如果有访问请求但处于自刷新过程中，则不会立即响应访问请求直到自刷新结束；

“Active bank&row”状态：此状态输出激活存储块指令，如果自刷新请求到来时将强制终止该状态并关闭存储块后执行自刷新操作；

“RD_Active col”状态：该状态发出行地址和需要访问的列地址，其中列地址为连续突发读访问的首地址；禁止被自刷新请求打断；

“WR_Active col”状态：该状态发出行地址和需要访问的列地址，其中列地址为连续突发写访问的首地址；允许被自刷新请求打断；

“L_BANK_precharge”状态：访问结束，关闭已经打开的BANK，并对所有BANK执行一次预充电操作。

本发明具有如下的优点和有益效果：