[发明专利]一种基于FPGA的SDRAM驱动器设计方法

权利要求书

1.一种基于FPGA的SDRAM驱动器设计方法，用于核电厂多样化系统，其特征在于，该方法采用横向地址生成方法生成SDRAM的逻辑地址，对SDRAM进行访问时能够同时激活SDARM内部所有存储块的相同行或者不同行。

2.根据权利要求1所述的一种基于FPGA的SDRAM驱动器设计方法，其特征在于，所述横向地址生成方法是逻辑地址按照行地址进行生成，具体是：将SDARM内部所有存储块的每一个行地址组合成一个扩充后的行地址，其中，行地址作为逻辑地址的高位，进行基于行地址的寻址。

3.根据权利要求1-2任一项所述的一种基于FPGA的SDRAM驱动器设计方法，其特征在于，该方法还提供对SDARM访问的数据缓冲接口，包括两个512×16的双端口RAM，分别用于写访问请求数据/地址缓存和读访问数据缓存。

4.根据权利要求1-2任一项所述的一种基于FPGA的SDRAM驱动器设计方法，其特征在于，该方法对SDARM进行访问控制包括：上电初始化控制、自刷新控制、激活控制、读/写访问及访问控制和自刷新冲突处理。

5.根据权利要求1-2任一项所述的一种基于FPGA的SDRAM驱动器设计方法，其特征在于，该方法对SDARM进行访问控制的控制状态包括：

“Initial”状态：上电初始化SDARM；

“WORK_IDLE”状态：如果没有访问请求输入时，停留在此状态，执行定时自刷新，防止SDRAM内部的电容丢失电荷导致数据丢失；如果有访问请求但处于自刷新过程中，则不会立即响应访问请求直到自刷新结束；

“Active bank&row”状态：此状态输出激活存储块指令，如果自刷新请求到来时将强制终止该状态并关闭存储块后执行自刷新操作；

“RD_Active col”状态：该状态发出行地址和需要访问的列地址，其中列地址为连续突发读访问的首地址；禁止被自刷新请求打断；

“WR_Active col”状态：该状态发出行地址和需要访问的列地址，其中列地址为连续突发写访问的首地址；允许被自刷新请求打断；

“L_BANK_precharge”状态：访问结束，关闭已经打开的BANK，并对所有BANK执行一次预充电操作。