[发明专利]分栅快闪存储器及其制备方法

说明书

本发明提供了一种分栅快闪存储器及其制备方法，分栅快闪存储器的制备方法包括提供一半导体衬底，半导体衬底包括相邻的存储区和逻辑区，存储区形成有字线栅极和保护层，半导体衬底上还形成有多晶硅层；在多晶硅层上形成图形化的掩模层，图形化的掩模层在存储区具有一开口；以图形化的掩模层为掩模，对开口处的多晶硅层进行各向同性蚀刻；对逻辑区的多晶硅层进行蚀刻；以及对保护层进行蚀刻，以形成分栅快闪存储器。通过在半导体衬底上仅形成多晶硅层，同时通过对存储区的多晶硅层进行各向同性蚀刻，使得存储区中靠近逻辑区的位置不形成多晶硅残留物，以改善分栅快闪存储器的良率，以及提高了生产效率，还提高了存储区的面积利用率。

技术领域

本发明涉及半导体制造领域，特别涉及一种分栅快闪存储器及其制备方法。

背景技术

在目前的半导体产业中，存储器件在集成电路产品中占了相当大的比例，存储器中的快闪存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

快闪存储器分为两种类型：叠栅(stack gate)快闪存储器和分栅(split gate)快闪存储器。叠栅快闪存储器具有浮栅和控制栅，其中，控制栅位于浮栅上方，制造叠栅快闪存储器的方法比制造分栅快闪存储器简单，然而叠栅快闪存储器存在过擦除问题。与叠栅快闪存储器不同的是，分栅快闪存储器在浮栅的一侧形成作为擦除栅极的字线，字线作为控制栅，在擦写性能上，分栅快闪存储器有效地避免了叠栅快闪存储器的过擦除效应，电路设计相对简单。而且，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。

分栅快闪存储器包括具有存储区和逻辑区的半导体衬底，在所述半导体衬底的逻辑区上形成逻辑晶体管栅极时，容易在所述存储区中靠近逻辑区的位置(即，所述存储区的边界处)出现多晶硅残留，该残留在制备分栅快闪存储器的后续工艺中经常会发生剥离的现象，其造成了分栅快闪存储器的电性功能不良和/或存储功能不良，从而影响了分栅快闪存储器的良率。

发明内容

本发明的目的在于提供一种分栅快闪存储器及其制备方法，以解决存储区的边界出现的多晶硅残留对分栅快闪存储器良率的影响。

为解决上述技术问题，本发明提供一种分栅快闪存储器的制备方法，包括以下步骤：

提供一半导体衬底，所述半导体衬底包括相邻的存储区和逻辑区，所述存储区形成有字线栅极以及包裹所述字线栅极的保护层，所述半导体衬底上还形成有多晶硅层；

在所述多晶硅层上形成图形化的掩模层，所述图形化的掩模层在所述存储区具有一开口；

以所述图形化的掩模层为掩模，对所述开口处的所述多晶硅层进行各向同性蚀刻，并暴露出所述存储区的保护层；

对所述逻辑区的多晶硅层进行蚀刻，以形成所述逻辑晶体管栅极；以及

对所述保护层进行蚀刻，以形成分栅快闪存储器。

可选的，以所述图形化的掩模层为掩模，对所述开口处的所述多晶硅层进行干法刻蚀工艺。

进一步的，所述干法刻蚀的工艺气体包括氧气和甲烷的混合气体，所述氧气的气体流量为45sccm-80sccm，所述甲烷的气体流量为120sccm -190sccm。

进一步的，所述工艺气体的输出功率为400W-900W。

进一步的，所述干法刻蚀所花费的工艺时长为30s-100s。

进一步的，所述保护层的材料包括氮化硅。

进一步的，所述字线栅极包括形成于所述半导体衬底上的浮栅和控制栅，以及嵌设在所述浮栅和控制栅中的共享字线。