[发明专利]分栅快闪存储器及其制备方法有效
| 申请号： | 201910173007.6 | 申请日： | 2019-03-07 |
| 公开（公告）号： | CN109887914B | 公开（公告）日： | 2021-04-23 |
| 发明（设计）人： | 曹启鹏;王卉;陈宏;段新一;曹子贵 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L27/11521 | 分类号： | H01L27/11521 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 分栅快 闪存 及其 制备 方法 | ||
1.一种分栅快闪存储器的制备方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底包括相邻的存储区和逻辑区，所述存储区形成有字线栅极以及包裹所述字线栅极的保护层，所述半导体衬底上还形成有多晶硅层，所述多晶硅层覆盖了所述存储区的保护层、所述存储区中未被保护层覆盖的位置以及所述逻辑区的半导体衬底；
在所述多晶硅层上仅形成图形化的掩模层，所述图形化的掩模层在所述存储区具有一开口；
以所述图形化的掩模层为掩模，对所述开口处的所述多晶硅层进行各向同性蚀刻，并暴露出所述存储区的保护层；
对所述逻辑区的多晶硅层进行蚀刻，以形成逻辑晶体管栅极；以及
对所述保护层进行蚀刻，以形成分栅快闪存储器。
2.如权利要求1所述的制备方法，其特征在于，以所述图形化的掩模层为掩模，对所述开口处的所述多晶硅层进行干法刻蚀工艺。
3.如权利要求2所述的制备方法，其特征在于，所述干法刻蚀的工艺气体包括氧气和甲烷的混合气体，所述氧气的气体流量为45sccm-80 sccm，所述甲烷的气体流量为120 sccm-190 sccm。
4.如权利要求3所述的制备方法，其特征在于，所述工艺气体的输出功率为400W-900W。
5.如权利要求3所述的制备方法，其特征在于，所述干法刻蚀所花费的工艺时长为30s-100s。
6.如权利要求1-5中任一项所述的制备方法，其特征在于，所述保护层的材料包括氮化硅。
7.如权利要求1-5中任一项所述的制备方法，其特征在于，所述字线栅极包括形成于所述半导体衬底上的浮栅和控制栅，以及嵌设在所述浮栅和控制栅中的共享字线。
8.如权利要求1-5中任一项所述的制备方法，其特征在于，包裹所述字线栅极的保护层与所述逻辑区间隔设置。
9.如权利要求1-5中任一项所述的制备方法，其特征在于，所述图形化的掩模层包括图形化的光刻胶层。
10.一种分栅快闪存储器，其特征在于，通过如权利要求1-9中任一项所述的制备方法制备而成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910173007.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种NAND串结构及其制备方法
- 下一篇：闪存器件及其制造方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
