[发明专利]电子设备在审
| 申请号: | 201910170127.0 | 申请日: | 2019-03-07 |
| 公开(公告)号: | CN110911380A | 公开(公告)日: | 2020-03-24 |
| 发明(设计)人: | 青木秀夫 | 申请(专利权)人: | 东芝存储器株式会社 |
| 主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L25/18 |
| 代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 电子设备 | ||
一种电子设备包含第一封装和第二封装。所述第一封装包含:所述第一封装的相对第一表面与第二表面之间的第一半导体芯片;所述第一半导体芯片上的面朝垂直于所述第一表面和所述第二表面的第一方向的多个端子,所述端子包含第一输入/输出端子和第二输入/输出端子;以及在所述第一方向上处于所述第一半导体芯片正下方的位置处电连接到所述多个第一输入/输出端子的多个凸块。所述第二封装包含:设置于所述第一封装的所述第二表面上的第二半导体芯片;将所述第二半导体芯片电连接到被电连接到所述第二输入/输出端子的导体的导线;以及覆盖所述第一封装的所述第二表面、所述第二半导体芯片和所述导线的涂层树脂。
本申请是基于并要求来自2018年9月14日提交的日本专利申请第2018-173030号的优先权,所述申请的全部内容被以引用的方式并入本文中。
技术领域
本文中所描述的实施例大体上涉及一种电子设备。
背景技术
已知控制器芯片和多个存储器芯片堆叠于衬底上的半导体存储装置。半导体存储装置封装为例如球状栅格阵列(ball grid array,BGA),其中多个焊球设置于衬底的底表面上。
控制器芯片通过焊球向处理器发射信号并从处理器接收信号。当处理器与控制器芯片之间的电路径中存在阻抗误配时,信号质量会退化。
发明内容
本文中所描述的实施例提供一种改良型电子设备。
一实施例提供,
一种电子设备,其包括:
第一封装,其包含面朝第一方向的第一表面、与所述第一表面相对的第二表面、设置于所述第一表面与所述第二表面之间的第一半导体芯片、设置于所述第一半导体芯片上且面朝所述第一方向的多个第一端子、设置于所述第一半导体芯片上且面朝所述第一方向的第二端子、电源端子、在与所述第一方向相交的第二方向上与所述第一半导体芯片间隔开的第一层间连接导体、将所述第二端子与所述第一层间连接导体彼此连接的第一连接导体、其至少一部分设置于所述第二表面上且连接到所述第一层间连接导体的第二连接导体、电连接到所述多个第一端子并在所述第一方向上处于所述第一半导体芯片正下方的位置处从所述第一表面突出的多个第一凸块,以及电连接到所述电源端子的电源凸块,其中在所述第一凸块与所述电源凸块之间不存在不在所述第一方向上处于所述第一半导体芯片正下方的凸块;
第二半导体芯片,其设置于所述第二表面上;
导线,其将所述第二半导体芯片与所述第二连接导体彼此电连接;以及
第二封装,其包含覆盖所述第二表面、所述第二半导体芯片和所述导线的涂层树脂。
一实施例提供,
一种电子设备,其包括:
第一半导体芯片,其包含面朝第一方向的多个第一端子、面朝所述第一方向的第二端子、面朝所述第一方向的电源端子,以及连接到所述多个第一端子的多个第一凸块;
第一衬底,其包含面朝所述第一方向的第一端子表面;与所述第一端子表面相对并面朝所述第一半导体芯片的第二端子表面;多个外部凸块,所述多个外部凸块自所述第一端子表面突出并包含在所述第一方向上处于所述第一半导体芯片正下方的位置处的第二凸块和电连接到所述电源端子的电源凸块,其中在所述第二凸块与所述电源凸块之间不存在不在所述第一方向上处于所述第一半导体芯片正下方的外部凸块;多个连接导体,所述多个连接导体设置于所述连接导体在所述第一方向上处于所述第一半导体芯片正下方的位置处,并将所述多个第一凸块与所述多个外部凸块彼此连接;设置于所述第二端子表面上并电连接到所述第二端子的第一连接端子;设置于所述第二端子表面上的第二连接端子;以及将所述第一连接端子与所述第二连接端子彼此连接的连接布线;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910170127.0/2.html,转载请声明来源钻瓜专利网。





