[发明专利]一种高密度VCSEL阵列结构及其制备方法

说明书

本发明提供一种高密度VCSEL阵列结构及其制备方法，结构包括依次层叠设置的衬底、第一DBR层、有源层、氧化层、第二DBR层和欧姆接触层，所述欧姆接触层远离所述第二DBR层的表面设有多个相互独立的出光区域，各所述出光区域的周围分别设有由所述欧姆接触层延伸至所述有源层的氧化孔，所述欧姆接触层远离所述第二DBR层的表面于除所述出光区域以外的区域均设有电极，相邻两个所述出光区域通过所述电极连通。有效地增加了欧姆接触的面积，减少了芯片接触电阻的升高，避免了电压上升、光电转换效率下降等问题。

技术领域

本发明涉及一种VCSEL芯片技术领域，尤其涉及一种高密度VCSEL阵列结构及其制备方法。

背景技术

随着科学技术的不断发展，各种各样的VCSEL芯片已广泛应用于人们的日常生活、工作以及工业中，为人们的生活带来了极大的便利，具有高密度管芯的VCSEL阵列结构也应运而生。如图1和图2所示，VCSEL阵列结构包括GaAs衬底1’和设于GaAs衬底1’上的N型DBR层2’，N型DBR层2’上设有多个独立的氧化台阶，该氧化台阶由依次层叠的MQW层3’、氧化限制层4’、P型DBR层5’、GaAs层6’和环形欧姆电极7’组成，其中MQW层3’靠近N型DBR层2’设置。该环形电极的中央区域形成出光孔8’。然而，当出光孔当阵列密度增大，为确保出光效率，出光孔不能缩小，因此，环形欧姆电极的面积将被压缩，从而导致欧姆接触面积不够，芯片的接触电阻升高，进而造成电压上升及光电转换效率下降。

发明内容

有鉴于此，本发明的目的为：提供一种能够增大欧姆接触面积的高密度VCSEL阵列结构及其制备方法。

本发明提供的一个技术方案为：

一种高密度VCSEL阵列结构，包括依次层叠设置的衬底、第一DBR层、有源层、氧化层、第二DBR层和欧姆接触层，所述欧姆接触层远离所述第二DBR层的表面设有多个相互独立的出光区域，各所述出光区域的周围分别设有由所述欧姆接触层延伸至所述有源层的氧化孔，所述欧姆接触层远离所述第二DBR层的表面于除所述出光区域以外的区域均设有电极，相邻两个所述出光区域通过所述电极连通。

可选的，多个所述出光区域均匀分布。

可选的，各所述出光区域与其周围氧化孔的相对位置相同。

可选的，所述氧化孔的数量为两个以上，两个以上的所述氧化孔围绕所述出光区域均匀且间隔分布。

可选的，两个以上的所述氧化孔的大小相同。

可选的，位于相邻两个所述出光区域之间的所述氧化孔大小相同且位置重合。

可选的，所述氧化孔的孔径由所述欧姆接触层向所述有源层的方向逐渐增大。

可选的，所述氧化孔的侧壁与所述有源层的夹角范围为70度-90度，包括端点值。

可选的，所述氧化孔内填充有导电金属。

本发明提供的另一个技术方案为：

一种高密度VCSEL阵列结构的制备方法，包括：

提供衬底；

在所述衬底上依次生长第一DBR层、有源层、氧化层、第二DBR层和欧姆接触层；

在所述欧姆接触层远离所述第二DBR层的表面设置多个相互独立的出光区域；

在各所述出光区域的周围分别设蚀刻出由所述欧姆接触层延伸至所述有源层的氧化孔；

在所述欧姆接触层远离所述第二DBR层的表面于除所述出光区域以外的区域均设置电极，相邻两个所述出光区域通过所述电极连通。