[发明专利]一种3D NAND存储器件及其制造方法

说明书

本发明提供一种3D NAND存储器件及其制造方法，在形成存储单元串以及存储单元串上的导电层之后，形成掩膜层，掩膜层中同时具有位于台阶区的台阶接触图形以及位于核心存储区的导电层接触图形，以该掩膜层为掩蔽，进行第一刻蚀，在该次刻蚀中，将在导电层上形成导电层接触孔，而在台阶区仅形成打开台阶区部分深度的台阶接触开口，而后，在台阶接触开口及导电层接触孔的侧壁上形成阻挡层，进而，仍以该掩膜层为掩蔽，进行台阶区的第二刻蚀，以便形成台阶接触孔。该方法降低了制造成本且有效控制工艺质量，保证器件质量和性能。

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种3D NAND存储器件及其制造方法。

背景技术

NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。

平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。在3D NAND存储器件结构中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心存储区、边缘区域为台阶结构，核心存储区用于形成存储单元串，堆叠层中的导电层作为每一层存储单元的栅线，栅线通过台阶上的接触引出，从而实现堆叠式的3D NAND存储器件。随着3D NAND存储器件的不断发展，如何降低制造成本，同时能够有效控制工艺质量，提高器件性能，仍是3D NAND存储器件发展中研究重点。

发明内容

有鉴于此，本发明的目的在于提供一种3D NAND存储器件及其制造方法，降低制造成本且有效控制工艺质量。

为实现上述目的，本发明有如下技术方案：

一种3D NAND存储器件的制造方法，包括：

提供衬底，所述衬底上形成有堆叠层，所述堆叠层包括核心存储区以及台阶区，所述台阶区形成有台阶结构，所述台阶结构上形成有填充所述台阶区的第一介质层，所述核心存储区中形成有存储单元串，所述存储单元串上设置有导电层，所述第一介质层、核心存储区及导电层上覆盖有第二介质层；

在所述第二介质层上形成掩膜层，所述掩膜层中具有位于台阶区的台阶接触图形以及位于核心存储区的导电层接触图形；

以所述掩膜层为掩蔽，进行对所述第二介质层进行第一刻蚀，以在所述第二介质层中形成导电层接触孔，以及台阶接触开口；

在所述导电层接触孔以及台阶接触开口的侧壁上形成阻挡层；

以所述掩膜层为掩蔽，对所述台阶区进行第二刻蚀，以形成台阶接触孔，所述阻挡层在所述第二刻蚀过程中具有刻蚀选择性。

可选地，所述台阶接触图形较所述导电层接触图形具有更大的尺寸。

可选地，所述绝缘层、第一介质层和第二介质层的材料为氧化硅

可选地，所述导电层的材料为多晶硅。

可选地，所述在所述导电层接触孔以及台阶接触开口的侧壁上形成阻挡层，包括：

进行氮元素的离子注入，以将所述导电层接触孔以及所述台阶接触开口的内壁表面转化为氮化物；

去除所述导电层接触孔以及所述台阶接触开口的底壁上的氮化物，以在所述导电层接触孔以及台阶接触开口的侧壁上形成氮化物的阻挡层。

可选地，所述离子注入为多角度离子注入。

可选地，所述去除所述导电层接触孔以及所述台阶接触开口的底壁上的氮化物，包括：

采用各向异性刻蚀去除所述导电层接触孔以及所述台阶接触开口的底壁上的氮化物。

可选地，在形成所述台阶接触孔之后，还包括：