[发明专利]半导体存储装置

说明书

实施方式的半导体存储装置包含：衬底；所述衬底的上方的半导体；单元晶体管，包含形成在所述半导体中的部分；第1氮化硅层，设置在所述单元晶体管的上方；以及第2氮化硅层，设置在所述第1氮化硅层上，具有与所述第1氮化硅层的特性不同的特性。

[相关申请]

本申请享有以日本专利申请2018-98529号(申请日：2018年5月23日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式大体上涉及一种半导体存储装置。

背景技术

半导体芯片有时会在它的表面具有钝化层。

发明内容

实施方式提供一种高品质的半导体存储装置。

根据一实施方式，半导体存储装置包含：衬底；所述衬底的上方的半导体；单元晶体管，包含形成在所述半导体中的部分；第1氮化硅层，设置在所述单元晶体管的上方；以及第2氮化硅层，设置在所述第1氮化硅层上，具有与所述第1氮化硅层的特性不同的特性。

附图说明

图1概略性地表示第1实施方式的半导体存储装置的截面结构。

图2表示第1实施方式的下侧氮化硅层及上侧氮化硅层的特性。

图3表示第1实施方式的变化例的半导体存储装置的截面结构。

图4表示第2实施方式的下侧氮化硅层及上侧氮化硅层的特性。

图5表示第2实施方式的下侧氮化硅层及上侧氮化硅层的特性。

图6表示第2实施方式的下侧氮化硅层及上侧氮化硅层的特性。

具体实施方式

以下，参照附图对实施方式进行记载。在以下的记载中，存在对具有大致相同的功能及构成的构成要素标注相同符号并省略重复说明的情况。附图是示意性的图，厚度与平面尺寸的关系、各层的厚度的比率等可能与实际不同。另外，附图相互之间也可能包含相互的尺寸关系或比率不同的部分。另外，针对某一实施方式的记载全部都是只要未被明确地或明显地排除，就也适合作为其它实施方式的记载。各实施方式例示了用来使该实施方式的技术思想具体化的装置或方法，实施方式的技术思想并非将构成零件的材质、形状、结构、配置等特定为以下所述。

(第1实施方式)

图1概略性地表示第1实施方式的半导体存储装置1的截面结构。如图1所示，在硅等半导体衬底2的表面区域内形成着n型阱(n阱)3。在n阱3的表面区域内形成着p型阱(p阱)4。也可以代替这种结构，而在衬底2的沿着xy面的上表面上形成MOS(metaloxidesemiconductor，金属氧化物半导体)晶体管，且在衬底2的上表面的上方隔着绝缘体形成导电体，所述导电体在xy面扩展，且作为源极线发挥功能。

在衬底2的上表面上设置着积层体11。积层体包含多个绝缘体13及导电体14。绝缘体13及导电体14在衬底2的上表面的上方沿着xy面扩展，从衬底2的上表面朝向远离衬底2的方向交替地设置。也就是说，绝缘体13的第1层位于衬底2的上表面上，导电体14的第1层位于绝缘体13的第1层的上表面上，绝缘体13的第2层位于导电体14的第1层的上表面上，导电体14的第2层位于绝缘体13的第2层的上表面上，这种结构重复设置。

在位于最上方的导电体14的上表面上设置着绝缘体16。绝缘体16也可以包含多个不同种类的积层而成的绝缘体。

在绝缘体16的下部及积层体11的内部设置着存储柱18。存储柱18具有柱状的形状，沿着z轴延伸，在端部位于衬底2的内部。存储柱18中被各导电体14包围的部分作为1个单元晶体管19发挥功能。