[发明专利]半导体存储装置以及其制作方法

说明书

本发明公开一种半导体存储装置以及其制作方法，其中该半导体存储装置包括半导体基底、位线结构、存储节点接触、隔离结构、第一间隙壁、第二间隙壁与第三间隙壁。位线结构沿第一方向延伸且沿第二方向重复排列。各存储节点接触与各隔离结构设置于相邻的两位线结构之间。第一间隙壁部分设置于各隔离结构及与隔离结构相邻的位线结构之间且部分设置于各存储节点接触及与存储节点接触相邻的位线结构之间。第二间隙壁设置于各存储节点接触与第一间隙壁之间。第三间隙壁设置于各存储节点接触与第二间隙壁之间。第三间隙壁于第二方向上的厚度小于第二间隙壁的厚度。

技术领域

本发明涉及一种半导体存储装置以及其制作方法，尤其是涉及一种具有不同厚度的间隙壁的半导体存储装置以及其制作方法。

背景技术

动态随机存取存储器(dynamic random access memory，以下简称为DRAM)为一种挥发性(volatile)存储器，是许多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一金属氧化半导体(metal oxide semiconductor，MOS)晶体管与一电容(capacitor)串联组成。

因应产品需求，阵列区中的存储单元密度需持续提升，造成相关制作工艺与设计上的困难度与复杂度不断增加。举例来说，当存储单元密度增加时，存储单元中的各部件之间的距离也需随之缩小，在此状况下，各部件的形状变化也更容易影响到整体的电性表现。

发明内容

本发明提供了一种半导体存储装置以及其制作方法，利用控制各间隙壁的厚度状况来调整所形成的存储节点接触的形状，由此达到改善半导体存储装置电性表现的效果。

本发明的一实施例提供一种半导体存储装置，包括一半导体基底、多个位线结构、多个存储节点接触、多个隔离结构、一第一间隙壁、一第二间隙壁以及一第三间隙壁。位线结构设置于半导体基底上，各位线结构沿一第一方向延伸，且多个位线结构沿一第二方向重复排列。存储节点接触设置于半导体基底上，各存储节点接触于第二方向上设置于相邻的两个位线结构之间。隔离结构设置于半导体基底上，各隔离结构于第二方向上设置于相邻的两个位线结构之间，且各存储节点接触于第一方向上设置于相邻的两个隔离结构之间。第一间隙壁于第二方向上部分设置于各隔离结构以及与此隔离结构相邻的位线结构之间，且第一间隙壁于第二方向上部分设置于各存储节点接触以及与此存储节点接触相邻的位线结构之间。第二间隙壁于第二方向上设置于各存储节点接触与第一间隙壁之间。第三间隙壁于第二方向上设置于各存储节点接触与第二间隙壁之间。第三间隙壁于第二方向上的厚度小于第二间隙壁于第二方向上的厚度。

本发明的一实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，提供一半导体基底。在半导体基底上形成多个位线结构。各位线结构沿一第一方向延伸，且多个位线结构沿一第二方向重复排列。在位线结构的侧壁上形成一第一间隙壁。在第一间隙壁的侧壁上形成一第二间隙壁。在第二间隙壁的侧壁上形成一第三间隙壁。第三间隙壁于第二方向上的厚度小于第二间隙壁于第二方向上的厚度。在形成第三间隙壁之后，在半导体基底上形成多个隔离结构。各隔离结构于第二方向上位于相邻的两个位线结构之间。在半导体基底上形成多个存储节点接触，各存储节点接触于第二方向上位于相邻的两个位线结构之间，且各存储节点接触于第一方向上位于相邻的两个隔离结构之间。

附图说明

图1为本发明一实施例的半导体存储装置的上视示意图；

图2为沿图1中A-A’剖线所绘示的剖视图；

图3为沿图1中B-B’剖线所绘示的剖视图；

图4至图10为本发明一实施例的半导体存储装置的制作方法示意图，其中

图5为图4之后的状况示意图；

图6为图5之后的状况示意图；

图7为沿图6中C-C’剖线所绘示的剖视图；