[发明专利]半导体器件及其制造方法

说明书

本发明公开了一种半导体器件及其制造方法。该半导体器件包括：衬底；第一导电类型的第一阱区和第二导电类型的第二阱区，所述第一阱区和所述第二阱区在所述衬底中彼此水平相邻地形成；掩埋绝缘层，所述掩埋绝缘层形成在所述第一阱区和所述第二阱区上；在所述掩埋绝缘层上的第一半导体层和所述第二半导体层，所述第一半导体层形成为与所述第一阱区垂直交叠，并且所述第二半导体层形成为与所述第二阱区垂直交叠；第一隔离层，所述第一隔离层形成在所述掩埋绝缘层上的所述第一半导体层和所述第二半导体层之间；以及导电层，所述导电层形成在所述第一半导体层和所述第二半导体层上以在所述第一半导体层和所述第二半导体层上延伸。

相关申请的交叉引用

本申请要求2018年5月8日提交的韩国专利申请No.10-2018-0052482的优先权，该韩国申请的全部公开内容以引用的方式合并于本申请中。

技术领域

本公开涉及半导体器件及其制造方法，更具体地，涉及包括FD-SOI(全耗尽绝缘体上硅)的半导体器件及其制造方法。

背景技术

当前，半导体元件已经在朝着能够在低电压下高速操作的方向上发展，并且这些半导体元件的制造工艺已经朝着提高集成度的方向上发展。因此，高度微缩(highly-scaled)、高度集成的半导体元件的图案可以以具有精细宽度的精细间距彼此隔开。

已经开发了FD-SOI(全耗尽绝缘体上硅)工艺，其中在半导体元件的小型化工艺期间在衬底上形成掩埋绝缘层并且在掩掩埋绝缘层上形成沟槽和晶体管。FD-SOI工艺具有通过完全耗尽晶体管下部的沟槽来减小寄生电容和漏电流的效果。

发明内容

本发明构思的一个方面提供了一种面积效率增加的具有FD-SOI结构的半导体器件。

本发明构思的另一方面提供了一种制造面积效率增加的具有FD-SOI结构的半导体器件的方法。

根据本发明构思的一些方面，一种半导体器件包括：衬底；第一导电类型的第一阱区和第二导电类型的第二阱区，所述第一阱区和所述第二阱区在所述衬底中彼此水平相邻地形成；掩埋绝缘层，所述掩埋绝缘层形成在所述第一阱区和所述第二阱区上；所述掩埋绝缘层上的第一半导体层和所述第二半导体层，所述第一半导体层形成为与所述第一阱区垂直交叠，而所述第二半导体层形成为与所述第二阱区垂直交叠；第一隔离层，所述第一隔离层形成在所述掩埋绝缘层上的所述第一半导体层和所述第二半导体层之间；以及导电层，所述导电层形成在所述第一半导体层和所述第二半导体层上以在所述第一半导体层和所述第二半导体层上延伸。

根据可以包括前述方面的本发明构思的一些方面，一种半导体器件包括：衬底；衬底；第一导电类型的第一阱区和第二导电类型的第二阱区，所述第一阱区和所述第二阱区在所述衬底中彼此水平相邻地形成；掩埋绝缘层，所述掩埋绝缘层形成在所述第一阱区和所述第二阱区上；所述掩埋绝缘层上的第一半导体层和第二半导体层，所述第一半导体层形成为与所述第一阱区垂直交叠，所述第二半导体层形成为与所述第二阱区垂直交叠，所述第一半导体层和所述第二半导体层沿第一方向依次彼此相邻地设置；栅极结构，所述栅极结构在所述第一半导体层和所述第二半导体层上沿所述第一方向延伸；第一隔离层，当从俯视图观察时，所述第一隔离层包括形成在所述栅极结构的第一侧的至少一部分，所述第一隔离层将所述第一半导体层和所述第二半导体层彼此分隔；以及导电层，所述导电层在所述第一半导体层和所述第二半导体层上延伸，并形成在所述栅极结构的第二相对侧上。