[发明专利]多晶体管器件

说明书

一种多晶体管器件包括共享第一p型降低表面场(RESURF)层和第一漏极n+区的第一和第二横向双扩散金属氧化物半导体场效应(LDMOS)晶体管。在某些实施例中，所述第一LDMOS晶体管包括第一漂移区，所述第二LDMOS晶体管包括第二漂移区，并且所述第一和第二漂移区在厚度方向上至少部分地被所述第一p型RESURF层分离开。

相关申请

本申请要求2018年2月20日提交的美国临时专利申请序列号62/632,642的优先权的权益，所述美国临时专利申请通过引用结合在此。

技术领域

本发明涉及一种多晶体管器件。

背景技术

金属氧化物半导体场效应晶体管(通常被称为MOSFET)广泛地用于电子器件，诸如，用于切换或放大。MOSFET能够实现快速切换速度，这使得其非常适合用于高频应用。另外，MOSFET由于其是电压控制的器件而不是电流控制的器件，因此他们的控制相对简单。

横向双扩散金属氧化物半导体场效应晶体管(通常被称为LDMOS晶体管)是一类MOSFET，其中漏极到源极电压主要在横向方向上支撑在晶体管的半导体材料内。LDMOS晶体管通常与集成电路中的其他电路系统组合，尤其是在电源应用或射频应用中。

图1是现有技术n沟道LDMOS晶体管100的横截面视图，所述现有技术n沟道LDMOS晶体管包括硅半导体结构102、源极电极104、栅极结构106、和漏极电极108。源极电极104堆叠在LDMOS晶体管100的源极区112中的硅半导体结构102的顶表面110上，并且漏极电极108堆叠在LDMOS晶体管100的漏极区114中的顶表面110上。栅极结构106包括堆叠在LDMOS晶体管100的栅极区120中的栅极电极116、多晶硅层117、和二氧化硅层118。硅半导体结构102包括p型衬底122、n阱124、p本体126、源极p+区128、源极n+区130、和漏极n+区132。N阱124形成在p型衬底122上，并且p本体126形成在源极电极104下方的n阱124中。漏极n+区132形成在n阱124中并且与漏极电极108接触。源极p+区128和源极n+区130中的每一者都形成在p本体126中并且与源极电极104接触。源极n+区130和漏极n+区132中的每一者比n阱124更加重掺杂，并且源极p+区128比p本体126更加重掺杂。

当在漏极电极108和源极电极104两端施加正电压V_DS时，反向偏置n阱124与p本体126的交界处的p-n结。因此，默认地，实质上没有电流从漏极电极108流向源极电极104。漏极n+区132与n阱124的相对掺杂浓度使n阱124的一部(被称为漂移区134)承载大部分电压V_DS，从而使得LDMOS晶体管100在未击穿的情况下支持相对较大的V_DS值。

在栅极电极116与源极电极104之间施加的正电压V_GS在二氧化硅层118下方的硅半导体结构102中产生负电荷，从而使在p本体126的区136中形成少数载流子通道。这个通道具有过剩电子并且因此将传导电流。因此，当V_GS超过阈值并且V_DS是正值时，电流将在横向138方向上通过硅半导体结构102从漏极n+区132流向源极n+区130。

发明内容

在第一方面，一种多晶体管器件包括共享第一p型降低表面场(RESURF)层和第一漏极n+区的第一横向双扩散金属氧化物半导体场效应(LDMOS)晶体管和第二横向双扩散金属氧化物半导体场效应晶体管。

所述第一方面的一些实施例进一步包括共享第二p型RESURF层和第二漏极n+区的第三LDMOS晶体管和第四LDMOS晶体管。

在所述第一方面的一些实施例中，所述第一LDMOS晶体管的源极区电耦合至所述第三LDMOS晶体管的源极区。