[发明专利]测试结构和测试方法

说明书

本申请公开了一种测试结构和测试方法，所述测试结构包括半导体衬底；具有侧边的图案特征，所述图案特征形成在所述半导体衬底上；以及测量标记，所述测量标记位于所述半导体衬底上且与所述图案特征的侧边相邻，其中，所述测量标记为轴对称多边形的形状，包括位于对称轴的两侧的第一子区域和第二子区域，其中，所述测量标记的对称轴与所述图案特征的距离值表征所述图案特征的偏差量，根据所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸作为形状参数判断所述测量标记是否发生变形，从而对所述图案特征的偏差量的测量结果进行校验。该测量标记根据形状参数对测量结果进行校验，从而可以提高偏差量的测量准确性。

技术领域

本发明涉及半导体制造技术领域，更具体地，涉及一种测试结构和测试方法。

背景技术

半导体器件的制备工艺包括多个薄膜沉积步骤和图案化步骤。图案化例如包括在薄膜的表面形成抗蚀剂层，采用光刻和显影将抗蚀剂层形成掩模图案，经由掩模图案蚀刻薄膜，从而薄膜中形成图案特征。

光刻的分辨率是图案特征的临界尺寸的决定因素。深紫外(DUV)光致抗蚀剂曝光于248nm的光下，可以实现的最小临界尺寸为230-250nm。由于光学特性取决于波长，因而曝光光源的波长越小，所获得的图案特征的临界尺寸越小。

在三维存储器件中，对导体层和绝缘层组成的叠层结构的图案化形成的图案特征例如是栅线缝隙和沟道孔，对单个绝缘层或绝缘叠层的图案化形成的图案特征例如是导电通道孔，对单个导体层或导体叠层的图案化形成的图案特征例如是焊盘。

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着图案特征的临界尺寸(critical dimension,缩写为CD)越来越小，存储器件的存储密度越来越高。三维存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

三维存储器件中的大尺寸焊盘(giant block pad，缩写为GB)的尺寸为毫米量级。在制备工艺中需要测量焊盘的偏差量，然而，该偏差量却是纳米量级，直接测量焊盘的尺寸不能起到测量偏差量的作用。替代地，在大尺寸的焊盘附近设置小尺寸的测量标记，采用测量标记的对称轴与焊盘边缘之间的距离作为测量参数以表征偏差量。

发明内容

本发明的目的在于提供一种测试结构和测试方法，其中，测试结构包括特征图案和测量标记，测量标记为轴对称多边形，根据测量标记的形状参数对测量结果进行校验，从而可以提高偏差量的测量准确性。

根据本发明的第一方面，提供一种测试结构，包括：

半导体衬底；

具有侧边的图案特征，所述图案特征形成在所述半导体衬底上；以及

测量标记，所述测量标记位于所述半导体衬底上且与所述图案特征的侧边相邻，

其中，所述测量标记为轴对称多边形的形状，包括位于对称轴的两侧的第一子区域和第二子区域，其中，所述测量标记的对称轴与所述图案特征的距离值表征所述图案特征的偏差量，根据所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸作为形状参数判断所述测量标记是否发生变形，从而对所述图案特征的偏差量的测量结果进行校验。

优选地，所述轴对称多边形为选自四边菱形、五边形、六边形、七边形和八边形中的任一种，所述对称轴经过所述轴对称多边形的顶点或等分所述轴对称多边形的侧边。

优选地，所述第一子区域和所述第二子区域分别为所述轴对称多边形的子图形。

优选地，所述第一子区域和所述第二子区域的形状为选自三角形和梯形中的任一种，所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸为所述三角形或所述梯形的高度。

优选地，采用所述第一子区域和所述第二子区域垂直于所述对称轴的尺寸的比值，对所述距离值进行修正。